JPS61208860A - 半導体装置におけるリードフレーム製造方法 - Google Patents

半導体装置におけるリードフレーム製造方法

Info

Publication number
JPS61208860A
JPS61208860A JP4943585A JP4943585A JPS61208860A JP S61208860 A JPS61208860 A JP S61208860A JP 4943585 A JP4943585 A JP 4943585A JP 4943585 A JP4943585 A JP 4943585A JP S61208860 A JPS61208860 A JP S61208860A
Authority
JP
Japan
Prior art keywords
lead frame
electroforming
finger
bump
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4943585A
Other languages
English (en)
Other versions
JPH0564855B2 (ja
Inventor
Hiroshi Shimazu
博士 嶋津
Yasuo Yamashita
康夫 山下
Masayoshi Suzuki
鈴記 正義
Eiji Sakata
栄二 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Maxell Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd, Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP4943585A priority Critical patent/JPS61208860A/ja
Publication of JPS61208860A publication Critical patent/JPS61208860A/ja
Publication of JPH0564855B2 publication Critical patent/JPH0564855B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はIC,LSI等の半導体チップを固定するのに
用いるリードフレームの製造方法に係り、特に半導体チ
ップの電極と接続されるフィンガ部の製造方法に関する
〔背景技術〕
従来より半導体チップを樹脂モールドで一体化して複数
ピンを突設した半導体装置の組立てには金属性のリード
フレームが用いられている。このリードフレームは薄い
金属板をプレスで打ち抜いたり、エツチングなどによっ
て形成されており、その形状は第7図に示すように、半
導体チップ1を取り付ける矩形のタブ2をその4隅にお
いて支持するタブリード3と、タブ2の周縁に内端を臨
ませる複数のフィンガ4と、これらフィンガ4及びタブ
リード3の外端を支持する枠部5と、枠部5の両側縁に
沿って定間隔に設けられたスプロケット孔6とからなっ
ている。
このようなリードフレーム7を用いて半導体装置を組み
立てるには、まずタブ2上に半導体チップ1を取り付け
た後、半導体チップ1の各電極とこれに対応するフィン
ガ4の内端をワイヤあるいはワイヤを用いず直接に接続
し、その後矩形枠部5の内側領域を合成樹脂でモールド
し半導体装置ブ1を被覆し、次いで枠部5を切除し、フ
ラットリードあるいはインライン型の半導体装置を得る
のである。
ところで、リードフレームには細いタブリードやフィン
ガ等が一体に設けられるが、近年小型でビン数の多い半
導体装置が望まれ、フィンガ数も増大する傾向にある。
従って各々のフィンガの幅もますます小さいものとなら
ざるを得す、例えば0.3fi程度のものが既に製造さ
れている。このようなリードフレームは最早打抜プレス
にて成形するのは困難であって、最近ではエツチングを
用いて成形されるようになったが、エツチングによる加
工は製造工程が複雑でコストも高くなる。
〔発明の目的〕
本発明は上記の点に鑑みてなされたもので、製造が容易
で微細なフィンガを十分に成形できる半導体装置のリー
ドフレーム製造方法の提供を目的とし、特に半導体チッ
プの電極と接続されるフィンガ先端のバンブも同時に成
形できるリードフレームの製造方法の提供を目的として
いる。
〔発明の概要〕
上記目的を達成するための手段として、本発明は、電鋳
成形によりリードフレームを形成し、その際、フィンガ
先端部のバンブを形成する部分においては、フィンガ本
体に対応する非レジスト部と分離して小さい面積の非レ
ジスト部を設け、電鋳成形進行の程度でこの非レジスト
部の電流密度を高めてより厚く金属層を形成させること
により、バンブを形成するようにしたことを特徴として
いる。
〔実施例〕
第1図はフィンガの一部を横断面にL7て示した斜視図
、第2図はフィンガ先端部の縦断面図である。図におい
てフィンガ4は4電性金属箔がらなり、中央部下面にそ
の長手方向下に沿って条溝4aを有し、両側にはフラン
ジ部4b、4cを備えている。
条溝4aは第3図の二点鎖線で示すように、フィンガ4
の基部4d及び先端部4eを除く中間部分に形成され、
この中間部における断面形状を略々3字状として少い材
料で曲げに対する断面二次モーメントを増大させている
またフィンガ4の先端部4eには半導体チップ1の電極
と接続されるバンブ4fが形成されている。
この先端部4eと中間部分を連結する部分の下面には前
記条溝4aと略直交する方向の凹部4gが形成され、凹
部4gより先方がフィンガ4上面より突出するバンブ4
fを構成する。
第4図はフィンガ4の他の例を示した斜視図であって、
前記実施例のフィンガ4の上面に更に金属薄膜4hを積
層したものである。このようにすることでフィンガ4の
剛性を更に増加させることができる。
第5図は上記フィンガ構造のリードフレームを成形する
工程を示すものである。
まず、(al、 Cb1図に示すようにポリイミド、ポ
リエステル等の合成樹脂からなるフィルム8にブツシュ
バック法によるプレス加工でディバイス孔9を設ける。
ブツシュバック法は(81図の如くまず押型によって所
望部分を打ち抜き、次いで受型を再度上昇させて(b1
図の如く切抜片10を一度穿ったディバイス孔9内に嵌
合保持させる加工方法である。
従って、加工後はフィルム8はディバイス孔9が開口さ
れない伽)図の状態で維持され、一枚のシートとして取
扱うことができる。尚1.このディバイス孔9の形成時
には、その他前記スプロケット孔6等の窓部も同時に成
形することができる。
次に開口されない前記フィルム8上には[C)図の如く
銅などの導電性金属層11が無電解メッキ、蒸着などの
手段にて形成される。更に導電性金属層11の上には(
d)図のようにフォトレジストN12が塗布され、もし
くは、厚さ150 μ程度のドライフィルム状しジスi
・層が貼着され、フォトマスク13をかけて所望パター
ンに露光した後洗浄することにより、感光した部分のみ
取り除かれてCl1l1図の如きレジスト層12が導電
性金属層ll上に形成される。
ブツシュバック後のこの導電性金属層やフォトレジスト
層は切抜片10の不要な脱落を防止する仮止め手段とし
ての機能を有するもので、フィルムのように薄状物のブ
ツシュバックされた物のよ・うに脱落し易いものの仮止
めに特に有効である。
次にこのフィルム8上に亜セレン酸や苛性ソーダにより
剥離処理を施し、二゛ンケルなどの金属を電鋳成形する
と、(f)図に示すようにレジスト層12が形成されて
いない導電性金属層11の上に所望パターンのリードフ
レーム7が形成される。
ニッケルなどの金属でリードフレームを電鋳する際、0
.07%以下の光沢剤(カーボンが0.01〜0.04
%9.イオウが0.01〜0.04%でこれらの合計が
0.07%以下)が使用される。光沢剤の含有率は通常
0.1%程度であるが、このように含有率が高いと、I
Cチップとの接合時におけるリードフレームの温度上昇
により、ニッケルが脆化する。そのため光沢剤の含有率
は0.07%以下に制限する必要がある。また光沢剤を
全く含有しなければ、機械的強度が十分に得られず、加
工時の変形によって隣のリードと短絡する恐れがある。
電鋳形成後にレジスト層12を除去し、次いでディバイ
ス孔9を含む窓部を閉鎖している切抜片1゜を抜き落せ
ば、(幻図の如き断面のリードフレーム7が合成樹脂フ
ィルム8上に形成されるのである。
この場合、導電性金属層10は電鋳のための導電性を確
保するために設ける程度の厚さ例えば5〜10μ程度で
あるので、抜き落し力は小さくて済みリードフレーム1
3を変形させることはない。
尚、上記実施例においては、リードフレーム7は合成樹
脂フィルム8上に形成したが、合成樹脂フィルム8の代
りに導電性の金属ステンレスフィルム等を用いることも
できる。
この場合は、第5図(C)に示す如き銅などからなる導
電性金属層11を新たに設けることがなく、ステンレス
フィルム8の上にフォトレジストJi12を形成し、直
接電鋳によってステンレスフィルム上にニッケル、w4
.金やそれらの合金等からなるリードフレームを形成す
ることが可能である。
第6図は上記製造工程におけるフィンガ部のレジストパ
ターンを示す図である。
フィンガ部では、所望パターンのフィンガ用レジスト層
12の他に、フィンガ4に対応する位置の非レジスト部
14中夫に、その長手方向に沿ったレジスト部12aが
形成されており、このレジスト部12aに対応して前述
の条溝4aが形成されるのである。
また非レジスト部14の先端にはレジスト層11によっ
て分離された円形の非レジスト部15が形成されており
、このようなレジスト層11を有する金属上に電鋳作用
を施すと、電鋳開始後初期にあってはフィンガ4本体は
、レジスト層11によって分離された円形の非レジスト
部15上に成長する金属層と別個に形成されていくが、
電鋳が更に進行すると分離されていた非レジスト部15
上の金属とフィンガ本体とはレジスト層11を越えて連
結する。そして電鋳によって積層される金属の厚みは電
流密度によって左右されるから、平板状のフィンガ4本
体部に比べ点状の非レジスト部15上の金属層は集中電
鋳が行なわれより肉厚となり、第2図に示すようなバン
ブ4fを形成する。この集中電鋳による肉厚増加作用は
、非レジスト部15の形状を円形だけでなく、ドーナツ
状や尖端形状を有する矩形状、星状にすることにより一
層強めされる。
尚、第4図に示すような金属薄膜4hを形成する場合に
は、前述の電鋳成形工程に加えて、第2次の電鋳成形を
施せば良い。
またニッケルなどの金属でリードフレームを電鋳する際
、光沢剤が含有されない層と光沢剤が含有された層の二
層を重ね合わせたリードフレームを作ることもできる。
光沢剤を入れないで電鋳すると、表面が粗面化され凹凸
の著しいものとなりこのためICチップとの接合時の温
度集中、特に圧接状態で接合する際の温度集中が起こり
易く、接合を確実なものとすることができる。一方、接
合面と反対側に光沢剤入りの層を設ければ、リードフレ
ームとしての機械的強度を確保することができる。なお
、光沢剤の含有率は前記実施例で述べたように0.07
%以下に制限する方が望ましい。
〔発明の効果〕
本発明は以上の通り、フィンガの先端に厚肉のバンブを
形成するのに、バンブに対応する非レジスト部を他から
分離して電鋳成形時の電流密度を部分的に高めるように
したから、リードフレームの電鋳成形時に同時にバンブ
を成形することができ、バンプ付リードフレームの成形
が容易となる。
しかもバンプとフィンガ本体部分は薄肉部分で連結され
ることとなるから、この4結部分の柔軟性によりバンプ
と半導体チップ電極との接続作業も行い易くなる。
【図面の簡単な説明】
第1図は本発明実施例のフィンガの一部を断面した斜視
図、第2図はフィンガの長手方向の断面図、第3図はフ
ィンガの一部を示す平面図、第4図は本発明におけるフ
ィンガの他の実施例を示す斜視図、第5図は本発明実施
例におけるリードフレームの製造工程を示す図、第6図
はフィンガ部のレジストパターンを拡大して示す図、第
7図は一般的なリードフレーム形状を示す平面図である
。 4・・・フィンガ、4f・・・バンプ、7・・・リード
フレーム、8・・・フィルム、12・・・レジスト層。 第5図 第62 第7図 手続補正書(自発) 昭和60年 4月ノ日

Claims (1)

    【特許請求の範囲】
  1. 合成樹脂、金属等からなるフィルム上に所望パターンの
    レジスト層を形成し、フィルムの非レジスト部分に電鋳
    により導電金属からなるリードフレームを形成するリー
    ドフレーム製造方法であつて、リードフレームのフィン
    ガを形成するための非レジスト部のうち、フィンガ先端
    部に対応する部分をレジスト層により分離して設け、電
    鋳成形時に前記レジスト層を越えてフィンガ先端部をフ
    ィンガ本体と連結形成し、フィンガの先端にフィンガ本
    体より厚肉のバンプを形成するようにした半導体装置に
    おけるリードフレーム製造方法。
JP4943585A 1985-03-14 1985-03-14 半導体装置におけるリードフレーム製造方法 Granted JPS61208860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4943585A JPS61208860A (ja) 1985-03-14 1985-03-14 半導体装置におけるリードフレーム製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4943585A JPS61208860A (ja) 1985-03-14 1985-03-14 半導体装置におけるリードフレーム製造方法

Publications (2)

Publication Number Publication Date
JPS61208860A true JPS61208860A (ja) 1986-09-17
JPH0564855B2 JPH0564855B2 (ja) 1993-09-16

Family

ID=12831026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4943585A Granted JPS61208860A (ja) 1985-03-14 1985-03-14 半導体装置におけるリードフレーム製造方法

Country Status (1)

Country Link
JP (1) JPS61208860A (ja)

Also Published As

Publication number Publication date
JPH0564855B2 (ja) 1993-09-16

Similar Documents

Publication Publication Date Title
JPH02503613A (ja) 改良された電気メッキされたテープ自動操作結合テープの製造方法およびその方法によって製造された製品
JPS61208859A (ja) 半導体装置のリ−ドフレ−ム
JPS61208860A (ja) 半導体装置におけるリードフレーム製造方法
US20080093716A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2549277B2 (ja) 半導体装置
JPS61208245A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JPS61234060A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JP3136194B2 (ja) リードフレームの製造方法
JPH05183083A (ja) リードフレーム及びその製造法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH061789B2 (ja) 半導体装置用フイルムキヤリア
JPH06104318A (ja) 半導体装置の製造中間体ならびにその製造方法
JPS62272546A (ja) 半導体装置用フイルムキヤリア
JPS61208858A (ja) 半導体装置のリ−ドフレ−ム製造方法
JP2756857B2 (ja) リードフレームの製造方法
JPS61234061A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPH0650989Y2 (ja) リードフレーム
JP2816757B2 (ja) 半導体装置の製造方法
JPH06104314A (ja) フィルムキャリア
JPH0766954B2 (ja) 半導体装置
JPH05308092A (ja) 半導体装置
JPH0834275B2 (ja) リードフレームの製造方法
JPH04333271A (ja) リードフレーム及びその製造方法と半導体装置