JPS61202515A - 非同期信号の同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は非同期信号の同期回路に関するものである。

〔発明の背景〕

従来、非同期信号の同期方法は、入力パルスを１段目の
ラッチに入力した後、入力・（ルス信号の立上がり、ま
たは立下がりがラッチの同期クロックと重なって生じる
）・ザード信号による誤動作？防止するため、実開昭５
３−６０７４９のようにハザード信号のラッチ防止時間
経過後、２段目のラッチにセットする方法をとってきた
。

実開昭５３−８０７４９は、非同期信号の同期化回路で
あり、同期信号によって非同期をサンプリングする回路
を示し、１段目ラッチをクロックの立上がりで入力信号
をセットするので、入力信号の立上がりとクロックの立
上がりが重なるとハザード信号となるので、ノ・ザード
信号のラッチ防止時間経過後、２段目ラッチにセットす
るようにしている。

第２図は、従来の同期方式をより理解し易く示す図であ
る。同期パルス発生回路より、ｎサイクル周期の同期信
号Ｔｏ　、　Ｔｌが発生する。ｎはマシンサイクルｆを
基準とした同期信号を発行する倍数（以下、同期信号発
行倍数と略す）。

これに対し１周期２１（単位ナノ秒）の非同期入力パル
ス（図ではＰ）を同期信号ＴｏによってランチＸＯにセ
ットする。その後ノ・ザード・ラッチ防止時間を経過し
た後、同期信号Ｔ１によって。

ラッチＸＯの出力をラッチＸ１にセットする。

ラッチＸｌの出力信号を、立上がり微分回路１０により
入力パルスに対応した同期信号として出力する。

但し、この回路の正常動作条件として。

１、入力パルスを１段目のラッチＸＯにセットした後、
・・ザード信号のラッチ防止時間だけ経過した後、２段
目のラッチＸ１にセットする５　１段目ラッチＸＯにセ
ットした後、２段目ラッチＸ１にセットするまでの経過
時間は、ノ１ザード信号のラッチ防止時間より大きくす
る必要がある。即ち（Ｘ＋ΔＸ）くル・ｆである。

２、　入力パルスが　１　となっている間に、必ず１段
目のランチＸＯにセットする同期信号が１つ以上あるこ
と。即ち、ｌ＞ル・ｆである。

以上の条件を満たす必要がある。

ここで、同期信号の出る周期は、同期回路が実装される
処理装置のマシンサイクルに依存し。

マシンサイクルの変化に伴い必然的に変動する。

従って、マシンサイクルを変化させる領域内では、同期
回路が正しく動作しなげればならない。

第３図は、従来の同期方式のマシンサイクル可変領域と
本発明の方式のマシンサイクル可変領域を示す図である
。線ｌは、同期信号発行倍数（整数ル＝：ｌ、２．３・
・・）ごとのハザード信号のラッチ防止時間を確保する
マシンサイクルの限界値を結んだ線である。線２は、従
来の同期方式の同期信号発行倍数（整数ｎ＝１．２゜３
・・・）ごとの非同期入力パルスを同期できるマシンサ
イクルの限界値を結んだ線である。

線１と線２で囲まれた領域がマシンサイクルの可変領域
であり、従来の同期方式では入力パルス周期が小さくな
ると図のように、々シンサイクルの可変領域が狭くなる
という問題があった。

〔発明の目的〕

本発明の目的は、処理装置のマシンサイクル可変領域を
広げることを可能にする同期回路を提供することにある
。

〔発明の概要〕

本発明は、非同期パルス信号を同期信号によって第１の
ラッチにセットした蕾、この第１のラッチの出力をハザ
ード信号のラッチ防止時間経過後、別の同期信号によっ
て後段の第２のラッチにセットする同期ユニットを複数
個設け、非同期パルス信号を全回期ユニットに入力し、
各々の同期ユニットの第１のラッチに入力データをセッ
トさせる同期信号は同期ユニットごとに異なる位相とし
、全同期ユニットの第２のラッチ出力をオアし、立上が
り微分をとることにより非同期パルス信号の同期信号と
する。

〔発明０実施例〕 第１図は本発明の一実施例である。同期パルス発生回路
から、ｒＬサイクル周期の同期信号ＴＯ１Ｔｌ、Ｔ２．
Ｔ３を発生する。

周期２ｉの非同期入力パルス信号Ｐを後段のラッチＸ１
の逆極性出力とアンド回路１１でアンドして。

同期信号ＴｏでラッチＸＯにセットし、ハザード信号の
ラッチ抑止時間を経過した後、ラッチＸＯの出力を同期
信号Ｔ１でラッチＸ１にセットする。

ラッチＸ２．Ｘ３によって構成さ虹る同期ユニットもラ
ッチＸＯ、Ｘｉ　Ｋよって構成される同期二÷ットとほ
ぼ同じ動作をする。

マシンサイクルの下限値圧ついては１本実施例も従来方
式同様、ハザード信号のラッチ防止時間を確保できる点
が限界である。

次に本発明の一実施例の従来方式と異なる点圧ついて説
明する。

ラッチＸ２　、　Ｘ３の同期信号Ｔ２　、　Ｔ３は、ラ
ッチＸ０９Ｘ１の同期信号Ｔｏ、ＴＩと同じ周期である
が１サイクルずれている。　Ｔ２がＴＯに比べ、１サイ
クル進んでいる。Ｔ３がＴｌに比べ１サイクル進んでい
る。

またラッチＸＩの逆極性信号をフィードバックし、入力
パルスとアンドをとり、その出力をラッチＸＯへ入力し
ている。ラッチＸ２　、　Ｘ３側の同期ユニットも同様
である。

同期回路を正常に動作させる条件の１つに。

入力パルスが　１　となっている間に必ず１段目のラッ
チにセットする同期信号が１つ以上あることという条件
がある。第１図の実施例はこの条件を満たし、従来方式
に比ベマシンサイクルｆの上限値をｎ１ｒＬ−１倍だけ
大きくすることができる（ｒＬ＝２以−ヒ）。

すなわち、従来の同期回路を２組設け、互いの位相を１
サイクルずらしであるので、入力パルスが　１　となっ
ている期間テ、同期信号Ｔｏ又はＴ２のどちらか一方ｉ
３’−１となればラッチできることを示している。入力
パルスを正しく同期できるＴｏ　、　Ｔ２の最小の周期
は、従来方式ではル・ｆであるが実施例では、（ｎ−１
）・ｆである。

これによってマシンサイクルの上限値はル／ｎ−１倍に
なる。

フィードバック回路がない場合、同期信号ＴＯ４Ｔ２１
７）周期が入力パルスが１　となっている期間より大き
い場合、ラッチＸｉ、Ｘ３の出力が　１　となる期間が
１つの人力パルスの　１　となる期間の２倍となること
があるつまり、１つの入力パルスがつナカって１つにな
る。つまりフィードバック回路は同期抜けを防止する。

ラッチＸＩ、Ｘ３の出力をオア回路１３に入力し。

その出力を微分すれば、非同期人力パルスの同期信号が
得られる。

第３図を参照するに線３は１本発明の方式による同期信
号発行倍数（ｎ＝２以上）ごとの人力パルスを同期可能
とするマシンサイクルの限界値を結んだ線である。

線１．線３で、囲まれた領域が本発明の方式のマシンサ
イクル可変領域である。線１，２で囲まれた領域に比べ
広くなっている。

〔発明の効果〕

本発明てより、同期回路を実装した処理装置のマシンサ
イクルの可変領域を広げることが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、２Ｊｊ２図は従来
の同期回路方式を示す図、第３図は従来の同期方式のマ
シンサイクル可変領域と、本発明ノ方式１／！：よるマ
シンサイクル可変領域を示す図である。 １０・・・立上がり微分回路。 １１　、１２・・・アンド回路、１３・・・オア回路。 ＸＯ、ＸＩ　、　Ｘ２　、　Ｘ３・・・ラッチ。

Claims (1)

【特許請求の範囲】
1. 非同期パルス信号を同期信号によつて第１のラッチにセ
   ットした後、該第１のラッチの出力をハザード信号のラ
   ッチ防止時間経過後、別の同期信号によつて、後段の第
   ２のラッチにセットする同期ユニットを複数個設け、上
   記非同期パルス信号を全同期ユニットに入力し、各々の
   同期ユニットの２つのラッチに入力データをセットする
   同期信号を各々の同期ユニットごとに異なる位相とし、
   全同期ユニットの第２のラッチの出力をオアして、その
   出力を非同期パルス信号の同期信号とすることを特徴と
   する同期回路。