JPS62216446A - フレ−ム同期保護方式 - Google Patents

フレ−ム同期保護方式

Info

Publication number
JPS62216446A
JPS62216446A JP61058786A JP5878686A JPS62216446A JP S62216446 A JPS62216446 A JP S62216446A JP 61058786 A JP61058786 A JP 61058786A JP 5878686 A JP5878686 A JP 5878686A JP S62216446 A JPS62216446 A JP S62216446A
Authority
JP
Japan
Prior art keywords
signal
frame
shift register
pulse
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61058786A
Other languages
English (en)
Inventor
Norimitsu Tominaga
冨永 宣光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61058786A priority Critical patent/JPS62216446A/ja
Publication of JPS62216446A publication Critical patent/JPS62216446A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕              ページ概要・
・・・・・・・・・・・・・・・・3産業上の利用骨1
°f・・・・・・・・・・・4従来の技術・・・・・・
・・・・・・・・4発明が解決しようとする問題点・・
・・・8問題点を解決するための手段・・・・・・9作
用・・・・・・・・・・・・・・・・11発明の実施例
・・・・・・・・・・・・121、実施例と第1図との
対応関係・・12■、実施例の構成・・・・・・・・・
14■、実施例の動作・・・・・・・・・I8■、発明
の変形態様・・・・・・・・24発明の効果・・・・・
・・・・・・・・25〔概 要〕 フレーム同期保護方式であって、 フレーム同期回路の
後方保護段数が2段以上の場合、フレーム信号とフレー
ム計数信号との非同期状態が生じたときに非同期アラー
ム信号を発生し、シフトレジスタの所望段の出力が不一
致のときはフレーム信号を一致としてシフトレジスタ内
に取り込むことにより、最初のフレーム信号がフレーム
計数信号と同時に発生した場合に起こる後方保護段数が
減少する事態を解決して、後方保護段数の正確な動作が
可能となる。
〔産業上の利用分野〕
本発明は、フレーム同期保護方式に関し、特にフレーム
信号に基づいて同期をとるようなフレーム動作を為す場
合に、同期保護のために併用されるフレーム同期保護方
式に関するものである。
〔従来の技術〕
従来から、このようなフレーム同期保護方式での出力が
アラーム用として使用されており、当該フレーム同期保
護方式から見た後方段のフレーム同期回路部の動作が正
確に行なわれることが必要となる。
第5図に示すような構成のフレーム同期保護方式が従来
例としてあった。第6図(a)〜(g)は、その従来例
のタイミング図である。このフレーム同期保護方式が適
用されているフレーム同期回路は多段構成であり、前方
保護段数信号523によって前方段の、また、後方保護
段数信号529によって後方段のそれぞれ保護段数が選
択設定されるようになっている。
いま、前方1段および後方2段の保護を図るように、前
方保護段数信号523および後方保護段数信号529が
それぞれ人力選択されているものとする。
この構成によるフレーム同期保護方式にあっては、フレ
ームカウンタ出力パルス515 (第6図(C)参照)
に応じて、シフトレジスタクロック発生回路519でシ
フトレジスタ521を駆動するシフトレジスタクロック
パルス517(第6図(d)参照)を得ている。このよ
うにして得たシフトレジスタクロックパルス517によ
って、当該シフトレジスタ521に供給されているフレ
ームパルス511とフレームカウンタ出力パルス515
との一致検出を行なうようになっている。
例えば、第6図(b)に示すように、フレームパルス5
11のパルスがPfl、PF3.  ・・・・・・・・
と生起しているものとする。このフレームパルス511
を計数している内部計数部(図示せず)の計数出力であ
るフレームカウンタ出力パルス515は、このフレーム
パルス511に同期し且つ一致しているものである。し
かし、何らかの理由で、第3発註のパルスPf3の生起
が、図示するような形で非同期的(不一致)となったも
のとする。それにも拘らず、フレームカウンタ出力パル
ス515に応じてシフトレジスタクロックパルス517
が生じて、シフトレジスタ521の第1段目は、“1つ
の不一致”が生じたことを表す状態となる(第6図(e
)参照)。次のフレームパルス511 (パルスPf4
)とフレームカウンタ出力パルス515との一敗によっ
て発生するシフトレジスタクロックパルス517により
、シフトレジスタ521内の第1段目の置数状態が第2
段目に移管される(第6図(f)参照)。更に、シフト
レジスタ521が3段以上ならば、以降のフレームパル
ス511とフレームカウンタ出力パルス515との一致
にて生じるシフトレジスタクロックパルス517によっ
て置数状態が順次■多る。
また、フレームパルス511での第6発註のパルスPf
6がこのフレーム同期保護方式に対して欠落したものと
する。しかし、シフトレジスタ521は再び“不一致”
ありとして置数される。次のフレームパルス511のパ
ルスPf7とフレームカウンタ出力パルス515とが一
致して生起すれば、その置数状態が第2段目へと移る。
このように、フレームパルス511とフレームカウンタ
出力パルス515との“不一致”が生じれば、シフトレ
ジスタ521の置数状態を監視している一敗検出回路5
27あるいは一致検出回路533によって、前方一致信
号525あるいは後方一致信号531が発生される。そ
れに応じて、フレームパルス511で駆動される判定回
路537によって“不一致”が生じたことを表す非同期
アラーム出力信号535が生じる(第6図(g)参照)
。この非同期アラーム出力信号535の発生によって、
前方保護段数信号523.後方保護段数信号529での
設定段数の保護が図られるようになっているのである。
〔発明が解決しようとする問題点〕
しかしながら、上述した従来方式にあっては、フレーム
カウンタ出力パルス515に応じて発生されるシフトレ
ジスタクロックパルス517によってのみフレームパル
ス511との一致検出を行なうように構成されている。
そのため、第6図に示す如く、後方保護段数が2段以上
のものとして、非同!IJI l+1立後における最初
のフレームパルス511 (パルスPf7)がフレーム
カウンタ出力パルス515の出力と同時に発生した場合
には、フレームパルス511を一敗としてシフトレジス
タ521内に取り込んでしまうことになる。従って、後
方保護を図る情報に、“段数1”がシフトレジスタ52
1に予め設定されることとなり、後方保護段数が1段減
少してしまうといった問題点があった。
本発明は、このような点にかんがみて創作されたもので
あり、非同期アラーム出力信号535の出力中でのフレ
ームパルス511とフレームカウンタ出力パルス515
とが同時生起した場合でも、後方保護の正確な動作を行
なわさせるようにしたフレーム同期保護方式を提供する
ことを目的としている。
〔問題点を解決するための手段〕
第1図は本発明のフレーム同期保護方式の原理ブロック
図である。
図において、シフトレジスタクロック発生手段119は
、フレーム信号111.クロック信号113およびフレ
ーム計数信号115に基づき、シフトレジスタクロック
信号117を出力する。
シフトレジスタ121は、それぞれがシフトレジスタク
ロック信号117に応動する2値動作部を複数個接続し
た構成であり、フレーム信号111とフレーム計数信号
115との非同期に応じ、その置数状態を順次変化させ
る。
第1検出手段127は、シフトレジスタ121のシフト
レジスタ第1置数信号121Aと第1保護選択信号12
3の選択数とが一致すれば、第1検出信号125を発生
する。
第2検出手段133は、シフトレジスタ121のシフト
レジスタ第2置数信号121Bと第2保護選択信号12
9の選択数とが一致すれば、第2検出信号131を発生
する。
判定手段137は、第1検出信号125あるいは第2検
出信号131に対応して、クロック信号113のタイミ
ングに応じて非同期アラーム信号135を発生する。
デコード手段143は、非同期アラーム信号135が発
生されるのに対応して、シフトレジスタ121での所望
数段の該2値動作部の状態を表す被複号化信号139に
応じて、複号信号141をシフトレジスタクロック発生
手段119に供給する。
従って、全体として、フレーム信号111に対してフレ
ーム同期を行なう際に用いられるものであり、フレーム
信号111とフレーム計数信号115とが非同期状態と
なったときに非同期アラーム信号135が発生されると
、複号信号141によってシフトレジスタクロック信号
117を発生させるように構成されている。
〔作 用〕
非同期アラーム信号135の発生中、シフトレジスタ1
21の第1段目出力が不一致となっている場合のみ、フ
レーム信号111によりシフトレジスタクロック信号1
17を発生する。
フレーム(i号111を一致としてシフトレジスタ12
1内へ取り込み、これ以外の場合はフレーム計数信号1
15によりシフトレジスタクロック信号117を発生し
てフレーム信号111との一致検出を行なう。
本発明にあっては、一致検出の結果に基づくことにより
、後方保護段数の減少をなくし、非同期アラームの誤動
作を防止する。
〔発明の実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明の一実施例におけるフレーム同期保護
方式の構成を示す。但し、第5図および第6図と同一符
合は、同一の要素を示すものであり、ここではそれらの
詳細については説明を省略する。
■、・・  と 1″との、応0.1 ここで、本発明の実施例と第1図との対応関係を述べて
おく。
フレーム(8号111は、フレームパルス511に相当
する。
クロック信号113は、クロックパルス513に相当す
る。
フレーム計数信号115は、フレームカウンタ出力バル
ス515に相当する。
シフ1−レジスタクロック信号117.は、シフトレジ
スタクロックパルス217に相当する。
シフトレジスタクロック発生手段119は、オアゲー)
261.アンドゲート265およびオアゲート269に
相当する。
シフトレジスタ121は、Dフリップフロップ253〜
259に相当する。
第1置数信号121Aは、Dフリップフロップ253〜
259のQ出力に相当する。
第2置数信号121Bは、Dフリップフロップ253〜
259の百出力に相当する。
第1保護選択信号123は、前方保護段数信号523に
相当する。
第1検出信号125は、前方一致信号225に相当する
第1検出手段127は、オアゲート277〜281およ
びアンドゲート285に相当する。
第2保護選択信号129は、後方保護段数信号529に
相当する。
第2検出信号131は、後方一致信号231に相当する
第2検出手段133は、オアゲート297〜301およ
びナントゲート305に相当する。
非同期アラーム信号135は、アラーム出力信号235
に相当する。
判定手段137は、オアゲート287およびDフリップ
フロップ289およびオアゲート307に相当する。
被複号化信号139は、Dフリップフロップ253のQ
出力に相当する。
複号信号141は、デコード出力信号241に相当する
デコード手段143は、ナントゲート263に相当する
1工ILf引(社)l或 以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
第2図において、このフレーム同期保護方式を適用した
フレーム同期におけるフレームパルス511はインバー
タ251を介して、4段のDフリップフロップ253〜
259でシフトレジスタを形成する第1段目のDフリッ
プフロップ253のD入力端に供給され、また、オアゲ
ート261の一方入力端に供給されている。オアゲート
261の他方入力端には、ナントゲート263の論理積
出力信号が印加される。このオアゲート261の論理和
出力信号がアンドゲート265の一方入力端に供給され
、その他方入力端には、フレームカウンタ出力パルス5
15をインバータ267で反転して印加されるようにな
っている。
クロックパルス513とアンドゲート265の論理積出
力信号とのオアゲート269による論理和出力信号とし
てシフトレジスタクロックパルス217が発生され、4
段のDフリツブフロ・ノブ253〜259での各クロッ
ク入力端CKに供給されるようになっている。
前方保護段数信号523は2ビツトとして、そのA入力
、8人力は対応するインバータ271゜273に供給さ
れ、それらの反転出力信号はアンドゲート275に印加
される。このアンドゲート275の論理積出力信号はオ
アゲート277の一方入力端に、インバータ273の反
転出力(3号は他のオアゲート279の一方入力端にそ
れぞれ供給される。また、前方保護段数信号523の両
人力AおよびBはナントゲート283にも供給されてお
り、その論理積出力信号はオアゲート281の一方入力
端に印加される。
Dフリップフロップ253のQ出力はナントゲート26
3の一方入力端およびアンドゲート285の第1入力端
にそれぞれ供給される。また、Dフリップフロップ25
5〜259のQ出力はオアゲート277〜281の他方
入力端に供給され、これらオアゲート277〜281の
3論理和出力信号はアンドゲート285の第2〜4入力
端に供給される。
アンドゲート285の論理積出力信号としての前方一致
信号225は、判定手段を形成するオアゲート287の
一方入力端に供給されるようになっており、当該オアゲ
ート287の論理和出力信号がDフリップフロップ28
9のD入力端に印加されている。このDフリップフロッ
プ289も判定手段を形成するものであり、クロックパ
ルス513によって駆動されるように回路構成されてい
る。そのQ出力がアラーム出力信号235となっており
、また、オアゲート287の他方入力端に帰還入力され
ている。
また、オアゲート287の出力信号は、ナントゲート2
63の他方入力端に供給される。
後方保護段数信号529も2ビツトで成っており、その
AおよびB入力はインバータ291および293に供給
され、それらの反転出力信号はアンドゲート295に印
加される。アントゲ−1・295の論理積出力信号はオ
アゲート297の一方入力端に、インバータ293の反
転出力信号はオアゲート299の一方入力端にそれぞれ
供給される。また、ナントゲート303にも後方保護段
数信号529のAおよびB入力は印加され、その出力信
号はオアゲート301に印加される。
Dフリップフロップ255〜259の百出力はオアゲー
ト297〜301の他方入力端に印加され、それらの論
理和出力信号はナントゲート305の第1〜第3入力端
に供給される。このナントゲート305の第4入力端に
は、Dフリップフロップ253の百出力が印加される。
ナントゲート305の論理積出力信号としての後方一致
信号231は、オアゲート307の一方入力端に供給さ
れ、また、その他方入力端にはクロックパルス513が
印加される。オアゲート307の論理和出力信号は、D
フリップフロン1289のクリア端に供給されるように
構成されている。
以上が本発明の実施例での全体構成である。
且ユ丈施奥皇執詐 いま、前方保護段数信号523および後方保護段数信号
529のA、B入力によって設定される保護段数セレク
トは、第3図に示すような関係となっているものとする
。従って、本発明実施例では、保護段数が前方、後方の
どちらも1段〜4段に可変設定できるものである。
前方保護段数での非同期アラームは、シフトレジスタ1
21を形成するDフリップフロップ253〜259のQ
出力と前方保護段数信号523との一致で、後方保護段
数についてはDフリップフロップ253〜259の百出
力と後方保護段数信号529との一致でそれぞれ判定さ
れるような回路構成である。
そこで、前方保護段数信号523のA、B入力を“0”
、“0”と、後方保護段数信号529のA、B入力を“
1”、“0”とそれぞれ設定し、前方1段および後方2
段の保護を図る場合の動作について説明する。
第4図(a)〜(h)に、かような場合における動作で
のタイミング関係を示す。なお、保護を図る例としては
、第5図および第6図に関連して述べた従来例と同じで
あるので、本発明実施例にて異なる点に着目して動作説
明する。
先ず、Dフリップフロップ253〜259および289
は全て初期状態がそのリセント状態であるものとする。
そのような状態で、第4図(a)〜(C)に示すように
クロックパルス513.フレームパルス511およびフ
レームカウンタ出力パルス515が導入されるものであ
る。
従って、初期状態では、Dフリップフロップ289のQ
出力は“低”レベルにあり、アラーム出力信号235は
発生されていない(第4図(h)参照)。
前方保護段数信号523のA、 8人力の設定(0,0
)により、オアゲート277〜281の論理和出力信号
は全て“高”レベルである。ところが、Dフリップフロ
ップ253のQ出力は“低”レベルであるから、アンド
ゲート287の論理積出力信号は“低”レベルであり、
Dフリップフロップ289のD入力端は“低”レベルで
ある。ナントゲート263の論理積出力信号は“高”レ
ベルであるから、オアゲート261の論理和出力信号は
“高”レベルとなっている。
また、後方保護段数信号529のA、B入力の設定(1
,O)により、アンドゲート295の論理積出力信号は
“低”レベル、インバータ293の反転出力信号は“高
”レベル、ナントゲート303の論理積出力信号は“高
”レベルとなっている。
Dフリップフロップ253〜259の百出力が“高”レ
ベルであるから、ナントゲート305の論理積出力信号
の全入力は“高”レベル、その論理積出力信号は“低”
レベルとなっている。そのため、Dフリップフロップ2
89のクロック入力端CKおよびクリア端にはクロック
パルス513そのものが供給される形となっている。
上述のような初期状態から、供給されているフレームパ
ルス511とフレームカウンタ出力パルス515との“
不一致”が生じた場合(パルスPf3の場合)を考える
フレームカウンタ出力パルス515の生起時点では、フ
レームパルス511は“低”レベルにあるのでDフリッ
プフロップ253のD入力端は“高”レベルにある。ま
た、インバータ267の反転出力信号は“低”レベルに
あるから、クロックパルス513そのものが、シフトレ
ジスタクロックパルス217として生じ、Dフリップフ
ロップ253〜259のクロック入力端CKに供給され
る。
Dフリップフロップ253〜259は共に立上がりで応
動するものとすると、シフトレジスタクロックパルス2
17の立上がり時点でDフリップフロップ253はセッ
ト状態となる。従って、このシフトレジスタ121は、
フレームパルス511とフレームカウンタ出力パルス5
15との間に“非同期”状態が生じたことを記憶する。
Dフリップフロップ253がセントされることにより、
アンドゲート285の論理積出力信号およびオアゲート
287の論理和出力信号が“高”レベルとなる。ナント
ゲート263の論理積出力信号としてのデコード出力信
号241は“低”レベルとなる(第4図(g)参照)。
それと共に、Dフリップフロップ289のD入力端が“
高”レベルとなれば、それ以降の最初のクロックパルス
513に応動して、当該289はセット状態となる。こ
れによって、アラーム出力信号235が“高”レベルと
なり(第4図(h)参照)、“非同期状態”となったこ
とを表すアラームが発生される。
以上が、フレームカウンタ出力パルス515によりシフ
トレジスタクロックパルス217を発生させ、シフトレ
ジスタ内にフレームパルス511を取り込み、当該シフ
トレジスタを形成するDフリップフロップ253〜25
9のQ出力から前方保護段数の一致をとり、その結果に
より判定手段で非同期アラームを得る動作である。
このような非同期アラーム出力中は、ナントゲート26
3から出力されるデコード出力信号241は“低”レベ
ルである。そして、フレームパルス511のパルスPf
3が生起すると、アンドゲート261の論理和出力信号
は“低”レベルとなるので、アンドゲート265のゲー
ティング動作は禁止される。そのため、パルスPf3後
の最初のクロックパルス513に応じて、シフトレジス
タクロックパルス217が生じ、Dフリップフロップ2
53のD入力端が“低”レベルとなっているために、当
8亥Dフリップフロップ253はリセットされる(第4
図(e)参照)。このリセットにより、デコード出力信
号241は“高”レベルに復帰する。
つまり、フレームパルス511によりシフトレジスタク
ロックパルス217が発生されて、そのフレームパルス
511を一致としてシフトレジスタ内に取り込むように
なっているものである。
そのため、第4図に示す如く、フレームパルス511で
のパルスの欠落(パルスPf6)が生じてアラーム出力
となった後に、フレームパルス511とフレームカウン
タ出力パルス515とが同時に生起しても、後方保護段
数の誤動作が生じることはない。
■、八日の・3=、 なお、上述した本発明の実施例にあっては、前方1段お
よび後方2段の保護段数について説明したが、これに限
られることはない。前方保護段数および後方保護段数の
A、B入力の設定を変えることにより、保護段数は変わ
る。3ビット以上のものであってもよい。
また、シフトレジスタ内での2値動作部はDフリ・ノブ
フロップ以外の2値回路でよい。その段数も限定されな
い。
更に、「I、実施例と第1図との対応関係」において、
第1図と本発明の実施例との対応関係を説明したが、こ
れに限られることはなく、各種の変形態様があること勿
論である。
〔発明の効果〕
上述したように、本発明によれば、フレーム信号とフレ
ームカウンタ出力信号との非同期のアラーム発生中に、
シフトレジスタの所望段出力が不一致のときはフレーム
信号を一致としてシフトレジスタ内に取り込むことによ
り、フレー1、カウンク出力信号とフレーム信号との同
時発生による後方保護段数の誤動作をなくすことができ
、正確な非同期アラームの動作が行なわれることとなり
、実用的には極めて有用である。
【図面の簡単な説明】
第1図は本発明のフレーム同期保護方式の原理ブロック
図、 第2図は本発明の一実施例におけるフレーム同期保護方
式の構成ブロック図、 第3図は保護段数設定入力と保護段数との関係の説明図
、 第4図(a)〜(h)は本発明実施例のフレーム同期保
護方式における動作タイミング図、第5図は従来例によ
るフレーム同期保護方式の説明図、 第6図(a)〜(g)は従来例における動作タイミング
図である。 図において、 111はフレーム信号、 113はクロック信号、 115はフレーム計数信号、 117はシフトレジスタクロック信号、119はシフト
レジスタクロック発生手段、121はシフトレジスタ、 121A、Bは置数信号、 123は第1保護選択信号、 125は第1検出信号、 127は第1検出手段、 12つは第2保護選択信号、 131は第2検出信号、 133は第2検出手段、 135は非同期アラーム信号、 137は判定手段、 139は被複号化信号、 141は複号信号、 143はデコード手段、 217はシフトレジスタクロックパルス、225は前方
一致信号、 231は後方一致信号、 235はアラーム出力信号、 241はデコード出力信号、 253〜259,289はDフリップフロップである。 特 許 出 願 人  富士通株式会社手晴補正書(2
) 沼川61年 6月 2日 南貯長官 宇賀道部殿 @06 1 自ヨドNn1ずC158786号2、考案
の名称 フレーム同期保護方式 住所 ミII需11崎市中原区上小田中10158(5
22)名称富士通株式会社 4、代理人 住所 東勅4裕区代々木2丁目11番2号由井ビル6階
昭和61年 5日27日[有]送日) 7、補正の内容 (1)明細書第26頁の第11〜12行の[第4図(a
)〜(h)は・・・・・・・動作タイミング図、」を、
「第4図は本発明実施例のフレーム同期保護方式におけ
る動作タイミング図、」と補正する。 (2)明細書第26頁の第15〜16行の[第6図(a
)〜(g)は・・・・・・・タイミング図である。」を
、「第6図は従来例における動作タイミング図である。 」と補正する。

Claims (1)

  1. 【特許請求の範囲】 フレーム信号(111)に対してフレーム同期を行なう
    際に用いられるフレーム同期保護方式において、 フレーム信号(111)、クロック信号(113)およ
    びフレーム計数信号(115)に基づいて、シフトレジ
    スタクロック信号(117)を出力するシフトレジスタ
    クロック発生手段(119)と、 それぞれがシフトレジスタクロック信号(117)に応
    動する2値動作部を複数個接続した構成であり、フレー
    ム信号(111)とフレーム計数信号(115)との同
    期・非同期に応じた置数状態を順次変化させるシフトレ
    ジスタ(121)と、シフトレジスタ(121)の第1
    置数信号(121A)と第1保護選択信号(123)の
    選択数とが一致すれば、第1検出信号(125)を発生
    する第1検出手段(127)と、 シフトレジスタ(121)の第2置数信号(121B)
    と第2保護選択信号(129)の選択数とが一致すれば
    、第2検出信号(131)を発生する第2検出手段(1
    33)と、 第1検出信号(125)あるいは第2検出信号(131
    )に対応して、クロック信号(113)のタイミングに
    応じて非同期アラーム信号(135)を発生する判定手
    段(137)と、 非同期アラーム信号(135)が発生されるのに対応し
    て、シフトレジスタ(121)での所望数段の該2値動
    作部の状態を表す被複号化信号(139)に応じて、複
    号信号(141)をシフトレジスタクロック発生手段(
    119)に供給するデコード手段(143)と、 を具え、フレーム信号(111)とフレーム計数信号(
    115)とが非同期状態となったときに非同期アラーム
    信号(135)が発生されると、複号信号(141)に
    よってシフトレジスタクロック信号(117)を発生さ
    せるように構成したことを特徴とするフレーム同期保護
    方式。
JP61058786A 1986-03-17 1986-03-17 フレ−ム同期保護方式 Pending JPS62216446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61058786A JPS62216446A (ja) 1986-03-17 1986-03-17 フレ−ム同期保護方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61058786A JPS62216446A (ja) 1986-03-17 1986-03-17 フレ−ム同期保護方式

Publications (1)

Publication Number Publication Date
JPS62216446A true JPS62216446A (ja) 1987-09-24

Family

ID=13094256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61058786A Pending JPS62216446A (ja) 1986-03-17 1986-03-17 フレ−ム同期保護方式

Country Status (1)

Country Link
JP (1) JPS62216446A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377446A (ja) * 1989-08-19 1991-04-03 Fujitsu Ltd 前方後方保護カウンタ
JPH0429253U (ja) * 1990-07-03 1992-03-09
JPH04144331A (ja) * 1990-10-04 1992-05-18 Nec Corp ディジタルデータ瞬断検出回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377446A (ja) * 1989-08-19 1991-04-03 Fujitsu Ltd 前方後方保護カウンタ
JPH0429253U (ja) * 1990-07-03 1992-03-09
JPH04144331A (ja) * 1990-10-04 1992-05-18 Nec Corp ディジタルデータ瞬断検出回路

Similar Documents

Publication Publication Date Title
US5087828A (en) Timing circuit for single line serial data
US4312069A (en) Serial encoding-decoding for cyclic block codes
JPS59151537A (ja) 相補mos形回路
US5309449A (en) Electronic circuit for generating error detection codes for digital signals
JPS62216446A (ja) フレ−ム同期保護方式
US4741005A (en) Counter circuit having flip-flops for synchronizing carry signals between stages
JP3320469B2 (ja) データ処理回路配置
JPS62213337A (ja) フレ−ム同期保護方式
JP2870242B2 (ja) 競合形同期保護回路
JPS63310211A (ja) クロック障害検出回路
SU1348827A1 (ru) Устройство дл вычислени значений полинома
SU1418686A1 (ru) Генератор кода Гре
JP3989099B2 (ja) 位相調整回路
SU1471310A2 (ru) Резервированный делитель частоты
WO1985004297A1 (en) Counting apparatus having independent subcounters
SU1418696A1 (ru) Устройство дл реализации булевых функций
JPS62131638A (ja) 同期保護回路
JPH02101824A (ja) 巡回冗長検査符号生成装置
JPS604328A (ja) 集積回路
JPH05136690A (ja) クロツク生成回路
JPH01190121A (ja) リセット同期遅延回路
JPH04291654A (ja) 割り込み制御回路
JPS619057A (ja) ゼロ插入回路
JPS61202515A (ja) 非同期信号の同期回路
JPS61288513A (ja) パルス発生回路