JPS61201573A - デイジタル・グレイ・スケ−ルｃｒｔ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、一般に表示装置の回路構成、より詳細にはＣ
ＲＴビームの強度遷移中にグレイ・スケール陰極線管（
ＣＲＴ）表示装置のひずみを減らすための技術に関する
ものである。

Ｂ、従来の技術 プレイ・スケールが表現できるディジタル制御式ＣＲ７
表示装置は、オフィス・システム環境での図形およびテ
キスト表示適用業務でますます広く普及してきている。

ディジタル駆動式プレイ・スケールＣＲＴ表示装置のブ
ロック・ダイアグラムを第１図に示す。異なる１６種の
ビーム強度レベルのディジタル表現は、論理ドライバ１
のアレイからディジタル・アナログ（Ｄ／Ａ）変換器６
に通じる線２乃至５上の信号レベルの２進状態によって
行われる。線２乃至５上の信号レベルに応じて、Ｄ／Ａ
変換器１６は異なる１６種の出力電圧のうちの１つを生
成し、次にそれが線７に沿ってビデオ増幅器８に印加さ
れる。ビデオ増幅器７の出力は、当業者には周知の如く
、ＣＲＴ９のカソードに印加されてそのビーム強度が制
御される。

Ｃ１発明が解決しようとする問題点 通常のＴＴＬ論理構成要素を用いる場合、論理ドライバ
１からＤ／Ａ変換器６に通じる線２乃至５上に論理レベ
ルを設定する際に問題が起こる。

１例として、ＴＴＬ回路では高レベルから低レベルに遷
移する方が、低レベルから高レベルに遷移するよりも時
間がかかる。・このことを念頭に置いて、ビーム強度の
制御のためのディジタル値を７の２進値（０１１１）か
ら８の２進値（１０００）に変えるとどうなるか考えて
みる。７の２進値中の１ビツトが０に遷移する前に７の
２進値中のＯビットが１に遷移する。従って、７の２進
値中の１ビツトが８の２進値中のＯビットに遷移するま
で、瞬間的にＤ／Ａ変換器６に１５の２進値（１１１１
）が提示される。高速高性能ＣＲＴ表示装置で見られる
ような高速で正確なり／Ａ変換器では、１５の２進値が
瞬間的に提示されると、ビーム強度が瞬間的にこのシス
テムの最大値にまで増加し、その後に８の２進値に対応
するビーム強度レベルで操作を再開することになる。こ
のレベルは、７の２進値に対応するレベルとは強度が１
段階しか異ならない、もちろん、この説明では、強度レ
ベルを定義するために４ビツト２進値に連関する１６レ
ベルの強度分解能を使用すると仮定した。それよりも大
きなまたは小さな分解能を伴う他の構成を使用した場合
でも、問題は同じことである。すなわち、最高位ビット
がＯですべての低位ビットが１である２進値から、最高
位ビットが１ですべての低位ビットが０である値に遷移
するとき、ビーム強度は瞬間的に所期の強度の約２倍に
なる。その上、（１６レベルの分解能をもつシステムの
例で）８の２進値に対応するレベルから７の２進値に対
応するレベルへと強度を１ステツプ下げるときにも、こ
の問題が起こることが理解されるはずである。

この問題に対する１つの解決方法は、論理ドライバから
の高位ビットに遅延を導入することであった。こうする
と上記の遷移中にグリッチは減少するものの、大きな強
度遷移が必要なとき、表示装置の応答時間も下がる。一
層低速の適用業務では、このグリッチ問題は、Ｄ／Ａ変
換器の出力端子にアナログ・サンプルおよびホールド回
路を設けて、Ｄ／Ａ変換器からビデオ増幅器に入る信号
を、それが所期の状態に対応する値で安定する時間にな
るまで遅延させることによって克服されてきた。

従って、高速プレイ・スケール・ビデオ増幅器の上記の
グリッチ問題を、この問題に対する先行技術に基づく解
決方法に関して上記に述べたような速度の損失を伴わず
に、非常に安価な方法で基本的に除去することができれ
ば、大いに有利なはずである。

Ｄ０問題点を解決するための手段 本発明は、ディジタル・グレイ・スケールＣＲ１表示装
置において、ビデオ増幅器の出力のグリッチ部分を抽出
する手段及び抽出したグリッチ部分をＣＲＴの制御グリ
ッドに結合する手段を設けることによって問題点を解決
している。後で述べる実施例は、これらの手段として高
域フィルタ及び直流復元回路を用いている。本発明は、
ビデオ増幅回路の出力端子より前で信号調整を行ってい
ない。すなわち、所期の強度レベルに対応する２進値の
高次ビットを遅延させず、またＤ／Ａ変換器とビデオ増
幅器の間にサンプルおよびホールド回路構成を使用しな
い。ビデオ増幅器の出力端子における迅速に変化するエ
ネルギが高域フィルタを通過し、直流復元回路を介して
ＣＲＴの制御グリッドに結合されると、ＣＲＴのカソー
ドと制御グリッドを差動増幅器として使用する回路構成
をもたらす。ＣＲＴビーム強度は、制御グリッド電圧と
カソード電圧の差の関数である。すなわち。

カソード電圧と制御グリッド電圧とがグリッチの間に同
じように変化するため、カソードと制御グリッドとの間
にこの回路構成がない場合にグリッチ中に感知されるよ
うな、ビーム強度の大幅な変化は起こらない。

Ｅ、実施例 本発明による回路構成を含むグレイ・スケールＣＲ１表
示装置を示す第１図を再度参照すると。

論理ドライバ１は並列な多重ビット・ディジタル信号を
線２乃至５に沿ってＤ／Ａ変換器６に印加する。この多
重ビット・ディジタル信号は、当該技術分野で、周知の
如＜、Ｄ／Ａ変換器６によってアナログ電圧レベルに変
換され、それが線７に沿ってビデオ増幅器８に印加され
る。これまでの時点で、グリッチ・エネルギを減らすた
めの調整ないし補償は行われていない。すなわち、２通
信号の最高位ビットを低位ビットに対して遅延させず。

またＤ／Ａ変換器６の出力端子とビデオ増幅器８の入力
端子との間にサンプルおよびホールド回路構成を使用し
ていない。

先行技術に基づくグレイ・スケールＣＲＴ表示装置では
、ビデオ増幅器８の出力がビーム強度制御のためＣＲＴ
９のカソードに直接印加され、制御グリッドはカソード
に対するビデオ増幅器の励振とは独立にバイアスされて
いた６本発明は、ビデオ増幅器８の出力からグリッチ・
エネルギを含む部分を抽出し、この抽出した部分を使っ
て制御グリッド電圧を変調するために高域フィルタ１０
及び直流復元回路１１を用いる。これによって、ＣＲＴ
の制御グリッドとカソードが差動増幅器として作用する
ため、グリッチを効果的に抹消できることがわかったの
である。すなわち、ＣＲＴビーム強度がグリッド電圧と
カソード電圧の差の関数であるために、この結果が得ら
れる。後でさらに詳しく考察するように、高域フィルタ
１ｏを用いて、ビデオ増幅器８゛の出力の迅速に変化す
る部分のみを引き出してこの制御グリッドの変調のため
に使用する。ビデオ増幅器８の出力の低周波数部分はグ
リッチを含まない平滑なビーム強度の遷移中に存在する
ものであるから除外される。

第２図には、かかるＣＲＴ表示装置でビーム強度グリッ
チが発生する原因を、グラフで図示しである。第２図（
Ａ）において、Ｄ／Ａ変換器６に印加される論理ドライ
バ１からの信号の最上位ビットを表す波形１５が、時間
ｔ。のとき有効な高レベルにある。これは、波形１６で
表される最下位ビットが有効な低レベルになるｔｌより
も時間的に有意な値だけ早い。第２図（Ｂ）に示されて
いるビデオ増幅器８の出力波形を参照すると、ｔｌまで
に波形は波形１５のみの早期遷移に対応するものになっ
ているｓ　ｔｚまでに、ビデオ増幅器８の出力波形は、
第２図（Ａ）でｔ工までに到達するディジタル値と関連
するアナログ値に対応するものになっている。

論理ドライバ１としては、容易に入手できる高速ＴＴＬ
論理を使用することができる。Ｄ／Ａ変換器６としては
、市販されている電流スイッチング式Ｄ／Ａ変換器が使
用可能である。かかるＤ／Ａ変換器の典型的な構成を第
３図に示す。Ｄ／Ａ変換器の電流スイッチ部分は、スイ
ッチング素子２０ａ乃至２０ｎ、および電流源２１ａ乃
至２１ｎを含んでおり、各スイッチング素子は論理ドラ
イバからＤ／Ａ変換器に印加される２進値の最下位ビッ
ト乃至最上位ビットによって励振される線に接続されて
いる。電流源２１ａ乃至２１ｎは。

加算器２２とスイッチング素子２０ａ乃至２０ｎの間に
直列に接続されている。Ｄ／Ａ変換器の出力が加算器２
２から取り出されて、ビデオ増幅器の入力端子に印加さ
れる。

第４図には、迅速な遷移特性をもつ高分解能高画素密度
表示装置用ビデオ増幅器の典型的な構成が示しである。

第４図の増幅器はカスコード構成であり、トランジスタ
３３のベースが、抵抗３０．３１とコンデンサ３２を含
むインピーダンス整合および加速回路を介してＤ／Ａ変
換器の出力によって励振される。トランジスタ３３のベ
ースを励振すると、トランジスタ３３のベース電圧に比
例する電流が抵抗３４中を流れる。カスコード・トラン
ジスタ３５のベース端子３９に適当なベース・バイアス
をかけると、トランジスタ３３および抵抗３４中を流れ
る電流がトランジスタ３５のコレクタとエミッタ、分路
ピーキング誘導器３６および負荷抵抗３７中をも流れる
。カスコード・トランジスタ３５のコレクタ端子４０か
ら差動増幅器の出力が取り出される。カスコード・トラ
ンジスタ３５を使用するのは、高い電圧利得による有効
入力キャパシタンスの増加に伴うミラー効果を最小限に
抑えるためである。（増幅器全体の電圧利得は高いもの
の、トランジスタ３３．エミッタ抵抗３４およびコレク
タの等価インピーダンスによって実現される第１段階の
電圧利得は非常に低い。

有効入力キャパシタンスが低いほど、迅速な遷移が可能
である。） 抵抗３４とコンデンサ３８は零点を形成し、抵抗３７お
よびトランジスタの出力キャパシタンスとＣＲＴのカソ
ード・キャパシタンスとトランジスタ３５のコレクタに
おける回路板漂遊キャパシタンスの合成値によって出力
端子に形成される極を打ち消す。

本発明に従って用いられる高域フィルタと直流復元回路
の構成を第５図に示す。ＣＲＴ９のカソードに接続され
たビデオ増幅器８の出方端子は、高域フィルタのコンデ
ンサ４１の一方の端子４６に接続されており、他方の端
子４７はＣＲＴ９の制御グリッドに結合されている。可
変抵抗器４２が、制御グリッドの直流バイアス電圧を制
御している。このバイアス電圧がコンデンサ４３によっ
て濾過される。コンデンサ４１は、ビデオ増幅器８から
のグリッチ・エネルギをＣＲＴ９の制御グリッドに結合
する。ダイオード４４は、制御グリッドの電圧がグリッ
チ波形の下方への変化に追従できるようにするが、この
波形が上方へスイングするとリセットする。この構成に
より、制御グリッドの直流レベルが、グリッチの数に応
じてシフトすることが防止される。

ダイオード４４と抵抗４５が、直流復元回路を形成して
いる。抵抗４５は、ダイオード４４がオフになるとき、
コンデンサ４１の放電経路を提供する。

次に第６図の電圧波形図を参照する。第６図（Ａ）の波
形６１は、第１図に示した回路構成によってビデオ増幅
器８がＣＲＴ９のカソードに提示するカソード電圧の波
形である。第６図（Ｂ）の波形６２は、第５図に詳しく
示した高域フィルタおよび直流復元回路から引き出され
てＣＲＴ９の制御グリッドに印加されるグリッド電圧の
波形である。

第６図（Ｃ）の波形は、カソード電圧とグリッド電圧と
の差の波形である。これらの波形から分かるように、カ
ソード電圧が大きなグリッチを含んでいても、グリッド
電圧もそのグリッチに追従して変化するので、ＣＲＴに
実質的に作用する差電圧ではグリッチが大幅に減少して
いる。

第７図は、第５図の高域フィルタと直流復元回路を追加
したことによるグリッチ・エネルギを含まない波形に対
する効果を示すものである。第７図に破線で示した波形
は、・ビデオ増幅器の出力であり、第７図に実線で示し
た波形は、ビデオ増幅器の出力波形を高域フィルタと直
流復元回路を介して制御グリッドに結合した結果生じる
ビーム強度の純変化を表したものである。この波形から
分かるように、ビーム強度の変化が通常の回路の場合よ
りも迅速に起こる。

Ｆ１発明の効果 本発明によれば、ビーム強度を変える際に生じるグリッ
チの影響を排除することができ、望みどおりのスムーズ
な強度変化を達成できる。このことは、所期の強度レベ
ルに対応する２進値の高位ビットを遅延させるか、また
はこの信号をビデオ増幅器に印加する前にＤ／Ａ変換器
のアナログ出力を抽出し、保持することによって、ビデ
オ増幅回路の出力端子より前で信号調整を行うことなし
に、実現される。

【図面の簡単な説明】

第１図は１周知の構成要素の他に、本発明に従って高域
フィルタと直流復元回路を含むディジタル、グレイ・ス
ケールＣＲＴ表示装置のブロック図である。 第２図は、グリッチの発生に関係する論理ドライバの出
力ビツト波形及びビデオ増幅器の出力波形を示す図であ
る。 第３図は、本発明によるＣＲＴ表示装置で使用できるＤ
／Ａ変換器の構成を示す図である。 第４図は１本発明によるＣＲＴ表示装置で使用できるビ
デオ増幅回路の構成を示す図である。 第５図は、本発明に従って用いられる高域フィルタおよ
び直流復元回路の構成を示す図である。 第６図は、ＣＲＴのカソード電圧制御グリッド電圧及び
両者間の差電圧の波形を示す図である。 第７図は、本発明の追加回路構成によるグリッチ・エネ
ルギがゼロの波形に対する効果を示す波形図である。 １・・・・論理ドライバ、６・・・・ディジタル・アナ
ログ（Ｄ／Ａ）変換器、８・・・・ビデオ増幅器、９・
・・・ＣＲＴ、１０・・・・高域フィルタ、１１・・・
・直流復元回路。

Claims (1)

【特許請求の範囲】
1. ＣＲＴのカソードに接続された出力端子を有するビデオ
   増幅器を含むディジタル・グレイ・スケールＣＲＴ表示
   装置において、上記ビデオ増幅器の出力のグリッチ部分
   を抽出する手段、および抽出したグリッチ部分を上記Ｃ
   ＲＴの制御グリッドに結合する手段を設けたことを特徴
   とするディジタル・グレイ・スケールＣＲＴ表示装置。