KR19990080241A - 에미터 피킹을 이용한 광대역 증폭기 - Google Patents

Abstract

본 발명은 광대역 증폭기에 관한 것으로서, 입력단 임피던스를 감소시켜서 외부로부터 입력되는 제1 입력 신호의 대역폭을 증가시키는 제1 입력단, 상기 제1 입력단과 전원 사이에 연결되어 제1 출력 전압을 발생하는 제1 부하 저항, 입력단 임피던스를 감소시켜서 외부로부터 입력되는 제2 입력 신호의 대역폭을 증가시키는 제2 입력단 및 상기 제2 입력단과 상기 전원 사이에 연결되어 상기 제1 출력 전압이 반전된 전압인 제2 출력 전압을 발생하는 제2 부하 저항을 구비함으로써 주파수 특성이 보상된다.

Description

에미터 피킹을 이용한 광대역 증폭기

본 발명은 광대역 증폭기에 관한 것이다.

일반적으로 고해상도를 갖는 영상 신호나 큰 전송률을 필요로 하는 디지털 데이터(Digital Data) 등의 신호 처리에 있어서 원래의 입력 신호를 왜곡 없이 처리하기 위해서는 광대역 신호 처리용 시스템이 필요하다. 특히, 아날로그 영상 신호 등의 신호 처리(증폭)에 있어서의 주파수 응답 특성 등은 때에 따라서 그 적용 시스템의 성능에 결정적인 영향을 미치기 때문에 그 시스템의 사양 및 필요한 요구 사항에 적절하게 부합되어야 한다.

도 1은 종래의 광대역 증폭기의 회로도이다. 도 1을 참조하면, 종래의 광대역 증폭기는 NPN 트랜지스터들(111,112,121∼124), 전류원들(141∼144), 저항들(161,162) 및 전원들(151,152)로 구성된다.

상기 저항들(161,162)은 각각 부하 저항들이다.

전원(152)은 트랜지스터들(121,122)을 턴온(turn-on)시키고, 전원(151)은 NPN 트랜지스터들(111,112,121∼124)에 콜렉터 전류를 공급한다.

트랜지스터들(121,122)은 트랜지스터들(123,124)의 전류를 저항들(161,162)에 전달하는 역할을 감당하는 것으로서, 에미터 결합형 캐스코드(cascode) 전압 증폭 회로를 구성한다.

트랜지스터들(111,112)은 입력단 버퍼용 트랜지스터들이다.

전류원들(141∼144)은 각각 NPN 트랜지스터(111), NPN 트랜지스터(123), NPN 트랜지스터(124) 및 NPN 트랜지스터(112)의 에미터에 흐르는 전류를 일정하게 해준다. 전류원들(141∼144)은 입력 신호들(131,132)의 크기에 비례하는 전류를 광대역 증폭기의 바이어스용 전류로 공급한다.

NPN 트랜지스터들(121,122)은 각각 NPN 트랜지스터(123) 및 NPN 트랜지스터(124)를 통해 흐르는 전류를 상기 부하 저항들(161,162)에 전달한다.

출력 신호들(Vo,Vob)의 전기적 특성(지연 특성, 상승 시간, 하강 시간)은 상기 저항들(161,162)에 연결되는 기생 성분에 의해 결정된다.

상기 종래의 광대역 증폭기에 의하면 NPN 트랜지스터들(121,122)의 기생 성분에 의한 주파수 특성이 저하된다.

따라서 본 발명이 이루고자하는 기술적 과제는 주파수 특성을 보상하는 광대역 증폭기를 제공하는데 있다.

도 1은 종래의 광대역 증폭기의 회로도.

도 2는 본 발명의 바람직한 실시예에 따른 광대역 증폭기의 회로도.

상기 기술적 과제를 이루기 위하여 본 발명은, 입력단 임피던스를 감소시켜서 외부로부터 입력되는 제1 입력 신호의 대역폭을 증가시키는 제1 입력단, 상기 제1 입력단과 전원 사이에 연결되어 제1 출력 전압을 발생하는 제1 부하 저항, 입력단 임피던스를 감소시켜서 외부로부터 입력되는 제2 입력 신호의 대역폭을 증가시키는 제2 입력단 및 상기 제2 입력단과 상기 전원 사이에 연결되어 상기 제1 출력 전압이 반전된 전압인 제2 출력 전압을 발생하는 제2 부하 저항을 구비하고, 상기 제1 입력 신호와 상기 제2 입력 신호를 차동 증폭하는 광대역 증폭기를 제공한다.

바람직하기는, 상기 제1 및 제2 입력단들은 각각 에미터 피킹용 트랜지스터를 구비한다.

바람직하기는 또한, 상기 에미터 피킹용 트랜지스터는 NPN 트랜지스터이다.

상기 본 발명의 광대역 증폭기에 의하여 주파수 특성이 개선된다.

이하, 첨부된 도면들을 통하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 2는 본 발명의 바람직한 실시예에 따른 광대역 증폭기의 회로도이다. 도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 광대역 증폭기는 NPN 트랜지스터들(211,212,221∼224), 전류원들(241,242), 저항들(261,262), 전원들(251,252) 및 에미터 피킹용 트랜지스터들(225,226)로 구성된다.

상기 저항들(261,262)은 각각 부하 저항들이다.

전원(252)은 트랜지스터들(221,222)을 턴온시키고, 전원(251)은 NPN 트랜지스터들(221,222)에 콜렉터 전류를 공급한다.

트랜지스터들(221,222)은 트랜지스터들(223,224)의 전류를 저항들(261,262)에 전달하는 역할을 감당하는 것으로서, 에미터 결합형 캐스코드 전압 증폭 회로를 구성한다.

트랜지스터들(211,212)은 입력단 버퍼용 트랜지스터들이다.

전류원들(241,242)은 각각 NPN 트랜지스터(223), NPN 트랜지스터(224), NPN 트랜지스터(225) 및 NPN 트랜지스터(226)의 에미터에 흐르는 전류를 일정하게 해준다. 전류원들(241,242)은 입력 신호들(231,232)의 크기에 비례하는 전류를 광대역 증폭기의 바이어스용 전류로 공급한다.

NPN 트랜지스터들(221,222)은 각각 NPN 트랜지스터(223) 및 NPN 트랜지스터(224)를 통해 흐르는 전류를 상기 부하 저항들(261,262)에 전달한다.

출력 신호들(Vo,Vob)의 전기적 특성(지연 특성, 상승 시간, 하강 시간)은 상기 저항들(261,262)에 연결되는 기생 성분에 의해 결정된다.

트랜지스터들(225,226)은 상기 출력 신호들(Vo,Vob)의 고주파 특성을 보상해주기 위한 에미터 피킹용 트랜지스터들이다.

상기 도 2에 도시된 광대역 증폭기의 동작을 설명하기로 한다. 입력 신호들(231,232)이 상기 광대역 증폭기로 입력되면 트랜지스터들(211,212)이 각각 턴온된다. 트랜지스터(211)가 턴온됨에 따라 트랜지스터들(223,225)이 턴온되어 전류원(241)을 통해서 전류가 흐른다. 트랜지스터(221)는 상기 트랜지스터(223)를 통해 흐르는 전류를 상기 저항(261)에 전달하며 따라서 출력 전압(Vo)이 발생한다. 트랜지스터(212)가 턴온되면 트랜지스터들(224,22)이 턴온되어 전류원(242)을 통해서 전류가 흐른다. 트랜지스터(222)는 상기 트랜지스터(22)를 통해 흐르는 전류를 상기 저항(262)에 전달하며 따라서 출력 전압(Vob)이 발생한다. 입력 신호(231)가 입력 신호(232)보다 크면 출력 전압(Vo)이 증가하고, 입력 신호(231)가 입력 신호(232)보다 작으면 출력 전압(Vo)이 감소한다.

입력 신호(231)의 주파수가 증가할 때 트랜지스터(225)에 의하여 트랜지스터(223)의 에미터의 실효 임피던스(Impedance)가 감소하기 때문에 트랜지스터(223)의 에미터 전류량이 증가하게 된다. 따라서, 상기 저항(261)에 연결된 기생 캐패시턴스(capacitance) 성분에 의한 응답 출력 특성이 보상된다. 또한, 입력 신호(232)의 주파수가 증가할 때 트랜지스터(226)에 의하여 트랜지스터(224)의 에미터의 실효 임피턴스가 감소하기 때문에 트랜지스터(224)의 에미터 전류량이 증가하게 된다. 따라서, 상기 저항(262)에 연결된 기생 캐패시턴스 성분에 의한 응답 출력 특성이 보상된다.

도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 광대역 증폭기는 에미터 피킹용 트랜지스터들을 사용함으로써 출력 신호의 주파수 특성이 보상된다.

Claims (5)

1. 입력단 임피던스를 감소시켜서 외부로부터 입력되는 제1 입력 신호의 대역폭을 증가시키는 제1 입력단;

   상기 제1 입력단과 전원 사이에 연결되어 제1 출력 전압을 발생하는 제1 부하 저항;

   입력단 임피던스를 감소시켜서 외부로부터 입력되는 제2 입력 신호의 대역폭을 증가시키는 제2 입력단; 및

   상기 제2 입력단과 상기 전원 사이에 연결되어 상기 제1 출력 전압이 반전된 전압인 제2 출력 전압을 발생하는 제2 부하 저항을 구비하고,

   상기 제1 입력 신호와 상기 제2 입력 신호를 차동 증폭하는 것을 특징으로 하는 광대역 증폭기.
2. 상기 제1항에 있어서, 상기 제1 입력단은 에미터 피킹용 트랜지스터를 구비하는 것을 특징으로 하는 광대역 증폭기.
3. 상기 제2항에 있어서, 상기 에미터 피킹용 트랜지스터는 NPN 트랜지스터인 것을 특징으로 하는 광대역 증폭기.
4. 상기 제1항에 있어서, 상기 제2 입력단은 에미터 피킹용 트랜지스터를 구비하는 것을 특징으로 하는 광대역 증폭기.
5. 상기 제4항에 있어서, 상기 에미터 피킹용 트랜지스터는 NPN 트랜지스터인 것을 특징으로 하는 광대역 증폭기.