JPS6120132A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS6120132A JPS6120132A JP14121684A JP14121684A JPS6120132A JP S6120132 A JPS6120132 A JP S6120132A JP 14121684 A JP14121684 A JP 14121684A JP 14121684 A JP14121684 A JP 14121684A JP S6120132 A JPS6120132 A JP S6120132A
- Authority
- JP
- Japan
- Prior art keywords
- multiplication
- circuit
- data
- shift
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は情報処理装置に用いられ乗算、特に２ｎ乗算
を実行する演算処理装置に関するものである。
を実行する演算処理装置に関するものである。
「従来技術」
従来この種の演算処理装置は２ｎ乗算についても通常の
乗算回路（汎用乗算回路）を用いて実行していた。すな
わち２ｎ値データを被乗数として汎用乗算回路に与え、
他方から与えられた乗数データとの間で乗算が実行され
ていた。
乗算回路（汎用乗算回路）を用いて実行していた。すな
わち２ｎ値データを被乗数として汎用乗算回路に与え、
他方から与えられた乗数データとの間で乗算が実行され
ていた。
一方２ｎ乗算に限っていえば一般の乗算に比して極めて
簡単な回路で実現でき、従って実行時間も短かくするこ
とが可能である。しかし前記従来の方法であると２ｎ乗
算も一般の乗算と同じ処理時間を要することとカリ 、
２ｎ乗算の使用頻度が高い場合には演算性能が上がらな
い欠点があった。
簡単な回路で実現でき、従って実行時間も短かくするこ
とが可能である。しかし前記従来の方法であると２ｎ乗
算も一般の乗算と同じ処理時間を要することとカリ 、
２ｎ乗算の使用頻度が高い場合には演算性能が上がらな
い欠点があった。
この発明の目的は汎用乗算回路の他に２ｎ乗算支援回路
を設けることにより、当該回路とシフト演算回路とによ
り２ｎ乗算を実行することで上記欠点を解決し、乗算の
総合性能を向上せしめた演算処理装置を提供することに
ある。
を設けることにより、当該回路とシフト演算回路とによ
り２ｎ乗算を実行することで上記欠点を解決し、乗算の
総合性能を向上せしめた演算処理装置を提供することに
ある。
「発明の構成」
この発明の演算処理装置によれば、命令を解読し演算を
制御する演算制御回路と、その演算制御回路の制御のも
とで乗数データと被乗数データとにより乗算を実行する
少なくとも１つの汎用乗算回路と、前記演算制御回路の
制御のもとでシフト演算を実行する少なくとも１つのシ
フト演算回路と、前記演算制御回路の制御のもとで前記
シフト演算回路と連動して乗数データと２ｎ値データと
により２ｎ乗算を実行する少なくとも１つの２ｎ乗算支
援回路とから構成される。
制御する演算制御回路と、その演算制御回路の制御のも
とで乗数データと被乗数データとにより乗算を実行する
少なくとも１つの汎用乗算回路と、前記演算制御回路の
制御のもとでシフト演算を実行する少なくとも１つのシ
フト演算回路と、前記演算制御回路の制御のもとで前記
シフト演算回路と連動して乗数データと２ｎ値データと
により２ｎ乗算を実行する少なくとも１つの２ｎ乗算支
援回路とから構成される。
「実施例」
次にこの発明について図面を参照して詳細に説明する。
第１図にこの発明の第一の実施例を示す。
第１図においてこの発明の演算処理装置は、演算制御回
路１１と、汎用乗算回路１２と 、２ｎ乗算支援回路１
３と、シフト演算回路１５と、加減算回路（図示せず）
と、論理演算回路（図示せず）と、除算回路（図示せず
）と、これら各々の演算回路の出力結果を選択する選択
回路１４とから構成される。
路１１と、汎用乗算回路１２と 、２ｎ乗算支援回路１
３と、シフト演算回路１５と、加減算回路（図示せず）
と、論理演算回路（図示せず）と、除算回路（図示せず
）と、これら各々の演算回路の出力結果を選択する選択
回路１４とから構成される。
演算制御回路１１は命令１０１を解読し、制御線（１０
７、１０８・・・）を通じて前記それぞれの演算回路と
結果選択回路１４とを制御する。汎用乗算回路１２はデ
ータ線１０２を通して転送される乗数データと、データ
線１０３を通して転送される被乗数データとによシ演算
制御回路１１からの制御線１０７の信号に従って乗算を
実行し、結果１０４を選択回路１４へ転送する。２ｎ乗
算支援回路１３は演算制御回路１１からの制御線１０８
の信号に従って浮動小数点２ｎ乗算命令の場合にはデー
タ線１０３を通して転送される２ｎ値データとデータ線
１０２を通して転送される乗数データとにより、指数演
算データと２ｎ乗算シフト情報とを生成し ２ｎ乗算シ
フト情報は制御線１１１によりシフト演算回路１５に転
送される。前記指数演算データと前記乗数データの指数
部データとを加減算してその指数部演算結果１０５を選
択回路１４へ転送する。固定小数点２ｎ乗算命令の場合
にはデータ線１０３を通して転送される２ｎ値データを
２ｎ乗算シフト情報として制御線１１１によりシフト演
算回路１５に転送する。シフト演算回路１５は演算制御
回路１１からの制御線１０９の信号に従ってシフト命令
の場合はデータ線１０３を通して転送されるシフト情報
によりデータ線１０２を通して転送されるデータのシフ
ト演算を実行し、その結果１０６を選択回路１４に転送
する。また２ｎ乗算命令の場合は制御線１１１を通して
転送される２ｎ乗算シフト情報によりデータ線１０２を
通して転送される乗数データのシフト演算を実行し、そ
の結果１０６を選択回路１４に転送する。
７、１０８・・・）を通じて前記それぞれの演算回路と
結果選択回路１４とを制御する。汎用乗算回路１２はデ
ータ線１０２を通して転送される乗数データと、データ
線１０３を通して転送される被乗数データとによシ演算
制御回路１１からの制御線１０７の信号に従って乗算を
実行し、結果１０４を選択回路１４へ転送する。２ｎ乗
算支援回路１３は演算制御回路１１からの制御線１０８
の信号に従って浮動小数点２ｎ乗算命令の場合にはデー
タ線１０３を通して転送される２ｎ値データとデータ線
１０２を通して転送される乗数データとにより、指数演
算データと２ｎ乗算シフト情報とを生成し ２ｎ乗算シ
フト情報は制御線１１１によりシフト演算回路１５に転
送される。前記指数演算データと前記乗数データの指数
部データとを加減算してその指数部演算結果１０５を選
択回路１４へ転送する。固定小数点２ｎ乗算命令の場合
にはデータ線１０３を通して転送される２ｎ値データを
２ｎ乗算シフト情報として制御線１１１によりシフト演
算回路１５に転送する。シフト演算回路１５は演算制御
回路１１からの制御線１０９の信号に従ってシフト命令
の場合はデータ線１０３を通して転送されるシフト情報
によりデータ線１０２を通して転送されるデータのシフ
ト演算を実行し、その結果１０６を選択回路１４に転送
する。また２ｎ乗算命令の場合は制御線１１１を通して
転送される２ｎ乗算シフト情報によりデータ線１０２を
通して転送される乗数データのシフト演算を実行し、そ
の結果１０６を選択回路１４に転送する。
図に示してない加減算回路、除算回路、論理演算回路は
各々演算制御回路１１からの指示に従つて加減算、除算
、論理演算を実行し、その結果を選択回路１４へ転送す
る。選択回路１４は演算制御回路１１からの制御線１１
０の指示に従って、前記各演算回路からの結果（１０４
，１０５゜１０６・・・）を選択して出力１１２を得る
。
各々演算制御回路１１からの指示に従つて加減算、除算
、論理演算を実行し、その結果を選択回路１４へ転送す
る。選択回路１４は演算制御回路１１からの制御線１１
０の指示に従って、前記各演算回路からの結果（１０４
，１０５゜１０６・・・）を選択して出力１１２を得る
。
次に汎用乗算回路１２について特に浮動小数点演算回路
について詳細に説明する。汎用乗算回路１２は第２図に
示すように乗算レジスタ、２ｎと被乗数レジスタ２２と
、これらレジスタ、２ｎ．２２内に納められている乗数
指数部データ２０１と被乗数指数部データ２０２とを加
算する指数部演算回路２３と、前記レジスタ、２ｎ．２
２内に納められている乗数仮数部データ２０３と被乗数
仮数部データ２０４とを乗算する仮数部演算回路２４と
、前記指数部演算結果２０５と仮数部演算結果２０６゜
２０７を正規化するための正規化回路２５と、その正規
化の結果を納めるレジスタ２６とにより構成され、乗数
データ１０２と被乗数データ１０３との乗算が実行され
、その結果として乗算結果１０４が得られる。
について詳細に説明する。汎用乗算回路１２は第２図に
示すように乗算レジスタ、２ｎと被乗数レジスタ２２と
、これらレジスタ、２ｎ．２２内に納められている乗数
指数部データ２０１と被乗数指数部データ２０２とを加
算する指数部演算回路２３と、前記レジスタ、２ｎ．２
２内に納められている乗数仮数部データ２０３と被乗数
仮数部データ２０４とを乗算する仮数部演算回路２４と
、前記指数部演算結果２０５と仮数部演算結果２０６゜
２０７を正規化するための正規化回路２５と、その正規
化の結果を納めるレジスタ２６とにより構成され、乗数
データ１０２と被乗数データ１０３との乗算が実行され
、その結果として乗算結果１０４が得られる。
次に２イ乗算支援回路１３について特に１６を底とする
浮動小数点演算の場合について説明する。
浮動小数点演算の場合について説明する。
２イ乗算支援回路１３は第３図に示すように乗数レジス
タ３１と、２ｎ値レジスタ３２と、乗数レジスタ３１に
納められている乗数仮数部の上位３ビツト３０１と２ｎ
値レジスタ３２に納められている２ｎ値３０２とにより
、指数演算データ３０３と２イ乗算シフト情報１１１と
を生成する制御情報発生回路３３と、乗数レジスタ３１
に納められている乗数指数部データ３０５と前記指数演
算情報３０３とを加減算する指数部演算回路３４と、そ
の演算結果３０６を納めるレジスタ３６とにより構成さ
れ、乗数データ１０２と２ｎ値データ１０３との乗算の
実行結果としての指数部演算結果１０５と、仮数部演算
のだめの２イ乗算シフト情報１１１とが得られる。
タ３１と、２ｎ値レジスタ３２と、乗数レジスタ３１に
納められている乗数仮数部の上位３ビツト３０１と２ｎ
値レジスタ３２に納められている２ｎ値３０２とにより
、指数演算データ３０３と２イ乗算シフト情報１１１と
を生成する制御情報発生回路３３と、乗数レジスタ３１
に納められている乗数指数部データ３０５と前記指数演
算情報３０３とを加減算する指数部演算回路３４と、そ
の演算結果３０６を納めるレジスタ３６とにより構成さ
れ、乗数データ１０２と２ｎ値データ１０３との乗算の
実行結果としての指数部演算結果１０５と、仮数部演算
のだめの２イ乗算シフト情報１１１とが得られる。
以上説明したように上記構成をとることにより２イ乗算
では時間のかかる乗算回路を含まないため乗算の性能向
上をはかることができる。
では時間のかかる乗算回路を含まないため乗算の性能向
上をはかることができる。
次に第２の実施例を第４図に示す。第４図においてこの
発明の演算処理装置は演算制御回路１１と、汎用乗算回
路１２と、２′１乗算支援回路１３と、シフト演算回路
１５と、加減算回路（図示せず）と、除算回路（図示せ
ず）と、論理演算回路（図示せず）と、これら演算回路
の各出力結果を選択する選択回路１４とから構成される
。演算制御回路１１は命令１０１を解読し、制御線（１
０７゜１０８・・・）を通じて前記各々の演算回路と、
結果選択回路１イとを制御するとともに ２イ乗算命令
の場合 ２ｎ値データ４１３を生成して２イ乗算支援回
路１３に転送する。その他の構成要素の動作及び効果は
前記第一の実施例に同じである。
発明の演算処理装置は演算制御回路１１と、汎用乗算回
路１２と、２′１乗算支援回路１３と、シフト演算回路
１５と、加減算回路（図示せず）と、除算回路（図示せ
ず）と、論理演算回路（図示せず）と、これら演算回路
の各出力結果を選択する選択回路１４とから構成される
。演算制御回路１１は命令１０１を解読し、制御線（１
０７゜１０８・・・）を通じて前記各々の演算回路と、
結果選択回路１イとを制御するとともに ２イ乗算命令
の場合 ２ｎ値データ４１３を生成して２イ乗算支援回
路１３に転送する。その他の構成要素の動作及び効果は
前記第一の実施例に同じである。
「発明の効果」
この発明には以上説明したように汎用乗算回路の他に２
イ乗算支援回路を設けることで乗算の総合性能を向上で
きる効果がある。
イ乗算支援回路を設けることで乗算の総合性能を向上で
きる効果がある。
第１図はこの発明の第一の実施例を示すプロ。
り図、第２図は第１図に示した汎用乗算回路の詳細ブロ
ック図、第３図は第１図に示した２イ乗算支援回路の詳
細ブロック図、第４図はこの発明の第２の実施例を示す
ブロック図である。 １１・・・演算制御回路、１２・・・汎用乗算回路、１
３・・・２イ乗算支援回路、１４・・結果選択回路、１
５・・・シフト演算回路、、２ｎ．３１・・・乗数レジ
スタ、２２・・・被乗数レジスタ、２３，３４・・・指
数部演算回路、２４・・・仮数部演算回路、２５・・・
正規化回路、２６．３６・・・結果レジスタ、３２・・
・２ｎ値レジスタ、３３・・・制御情報発生回路、１０
１〜４１３・・・制御線又はデータ線。
ック図、第３図は第１図に示した２イ乗算支援回路の詳
細ブロック図、第４図はこの発明の第２の実施例を示す
ブロック図である。 １１・・・演算制御回路、１２・・・汎用乗算回路、１
３・・・２イ乗算支援回路、１４・・結果選択回路、１
５・・・シフト演算回路、、２ｎ．３１・・・乗数レジ
スタ、２２・・・被乗数レジスタ、２３，３４・・・指
数部演算回路、２４・・・仮数部演算回路、２５・・・
正規化回路、２６．３６・・・結果レジスタ、３２・・
・２ｎ値レジスタ、３３・・・制御情報発生回路、１０
１〜４１３・・・制御線又はデータ線。
Claims (5)
- （１）少なくとも乗算とシフト演算とを含む演算を実行
する演算処理装置において、命令を解読し演算を制御す
る演算制御回路と、その演算制御回路の制御のもとで乗
数データと被乗数データとにより乗算を実行する少なく
とも１つの汎用乗算回路と、前記演算制御回路の制御の
もとでシフト演算を実行する少なくとも１つのシフト演
算回路と、前記演算制御回路の制御のもとで前記シフト
演算回路と連動して乗数データと２＾ｎ値データとによ
り２＾ｎ乗算を実行する少なくとも１つの２＾ｎ乗算支
援回路とから構成されたことを特徴とする演算処理装置
。 - （２）前記演算制御回路は、命令を解読し、２＾ｎ乗算
命令の場合は、前記２＾ｎ乗算支援回路及び前記シフト
演算回路を用いて、又その他の乗算命令の場合は前記汎
用乗算回路を用いて同時並列的に演算を実行することが
可能なように制御することを特徴とする特許請求の範囲
第１項記載の演算処理装置。 - （３）前記２＾ｎ乗算支援回路は前記演算制御回路の制
御のもとで浮動小数点２＾ｎ乗算命令の場合には２＾ｎ
値データと乗数仮数部データとにより指数演算データと
２＾ｎ乗算シフト情報とを生成し、また固定小数点２ｎ
乗算命令の場合には２＾ｎ値データを２＾ｎ乗算シフト
情報として与える制御情報発生回路と、浮動小数点２＾
ｎ乗算命令の場合に乗算指数部データと前記指数演算デ
ータを加減算する指数部演算回路から構成され、前記２
＾ｎ乗算シフト情報は前記シフト演算回路に転送される
ことを特徴とする特許請求の範囲第１項又は第２項記載
の演算処理装置。 - （４）前記シフト演算回路は前記演算制御回路の制御の
もとでシフト命令の場合はシフト情報に従ってデータの
シフト演算を実行し、２＾ｎ乗算命令の場合には前記２
＾ｎ乗算支援回路からの２＾ｎ乗算シフト情報に従って
データのシフト演算を実行することを特徴とする特許請
求の範囲第１項、又は第２項記載の演算処理装置。 - （５）前記演算制御回路は命令を解読し、２ｎ乗算命令
の場合は２＾ｎ値データを生成し、前記２＾ｎ乗算支援
回路に転送することを特徴とする特許請求の範囲第１項
、又は第２項記載の演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14121684A JPS6120132A (ja) | 1984-07-06 | 1984-07-06 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14121684A JPS6120132A (ja) | 1984-07-06 | 1984-07-06 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120132A true JPS6120132A (ja) | 1986-01-28 |
Family
ID=15286837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14121684A Pending JPS6120132A (ja) | 1984-07-06 | 1984-07-06 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120132A (ja) |
-
1984
- 1984-07-06 JP JP14121684A patent/JPS6120132A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3479438B2 (ja) | 乗算回路 | |
| US5212662A (en) | Floating point arithmetic two cycle data flow | |
| JPH0792739B2 (ja) | 浮動小数点データ正規化方式 | |
| JPH02226420A (ja) | 浮動小数点演算実行装置 | |
| JPS6057467A (ja) | ベクトルデ−タ処理装置 | |
| JPH0346024A (ja) | 浮動小数点演算器 | |
| JPS6120132A (ja) | 演算処理装置 | |
| JPS55138156A (en) | Information processor | |
| TWI258698B (en) | Static floating-point processor suitable for embedded digital signal processing and shift control method thereof | |
| JPS6120130A (ja) | 演算処理装置 | |
| JP3691538B2 (ja) | ベクトルデータ加算方法及びベクトルデータ乗算方法 | |
| JPS6120131A (ja) | 演算処理装置 | |
| JP2696903B2 (ja) | 数値計算装置 | |
| JPS6259828B2 (ja) | ||
| JP3110072B2 (ja) | 事前正規化回路 | |
| JPH04316127A (ja) | 情報処理装置 | |
| JPS5972541A (ja) | デ−タ処理装置 | |
| JPH0797312B2 (ja) | 演算装置 | |
| JPH04328630A (ja) | 浮動小数点乗除算装置 | |
| JP2654062B2 (ja) | 情報処理装置 | |
| JPH0553759A (ja) | 固定小数点演算ユニツト | |
| JPH02217022A (ja) | ガロア拡大体演算器 | |
| JPH02310618A (ja) | 情報処理装置 | |
| JPS60247735A (ja) | １０進乗算回路 | |
| JPS6194144A (ja) | 浮動小数点加算回路 |