JPS61198832A - 送信電力送出制御方式 - Google Patents

送信電力送出制御方式

Info

Publication number
JPS61198832A
JPS61198832A JP3799085A JP3799085A JPS61198832A JP S61198832 A JPS61198832 A JP S61198832A JP 3799085 A JP3799085 A JP 3799085A JP 3799085 A JP3799085 A JP 3799085A JP S61198832 A JPS61198832 A JP S61198832A
Authority
JP
Japan
Prior art keywords
burst gate
circuit
transmission power
sending
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3799085A
Other languages
English (en)
Inventor
Osamu Morita
森田 理
Takeshi Yakura
矢倉 丈司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3799085A priority Critical patent/JPS61198832A/ja
Publication of JPS61198832A publication Critical patent/JPS61198832A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Radio Relay Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は親局と複数の子局とを時分割多元接続してディ
ジタル信号の送受を行うTDMA無線通信方式に使用さ
れる送信電力送出制御方式に関するものである。
第4図はTDMA無線通信方式の概略のブロック図を示
す。
図において、例えば中央には360度をカバーする例え
ば4つのアンテナを有する親局が、周囲には複数の子局
が設置され、親局と各子局との間は例えば準ミリ波帯の
周波数r1とf2とを用いて時分割で相互に通信を行う
。尚、伝送される信号は音声、データ及び画像などであ
る。
第5図は子局の概略の装置構成図を、第6図はフレーム
フォーマットを示す。
そこで、第6図を参照しながら第5図の動作を説明する
第6図(alに示す様に、親局は#1子局〜#n子局へ
の例えばデータを時分割で並べて子局にいつも送出して
いる。
そこで、例えば#2子局は無’frM’装置1の内の受
信部で親局よりの信号を受信して自局宛のデータのみを
TDMA装置2で取出す。一方、この装置内の送信部で
は第6図(blに示す様にデータが親局上で重なり合わ
ない様にする為、割当られた時間帯に送信電力を送出し
、TDMA装置内の機器が障害になっても他局の通信に
妨害を与える事のない様にすることが要望されている。
〔従来の技術〕
第7図は子局の送信電力送出制御方式の従来例のブロッ
ク図を示す。この図で従来の方法について説明する。
(1)  親局より子局にデータを送出する場合。
↑DMA装置内の同期判定部3では、端子INを介して
加えられた親局よりのデータからフレーム同期及びマル
チフレーム同期を取って基準パタ−ンである同期パター
ンが検出された後、分離部4で元の伝送速度の並列デー
タに変換され外部に送出される。
(2)子局より親局にデータを送出する場合。
TDMA装置内の多重化部5では、入力されるデータを
速度変換して直列変換する。又、送出タイミング決定回
路6−1では同期判定部3で得られた同期パターンの位
置より定められた時間経過後に、送信電力の送出を開始
させる為に送出タイミングパルスを発生し、これを多重
化部5とバーストゲート回路6に加える。
そこで、割当られた時間帯だけ送信電力を送出する様に
する為、バーストゲート回路7でバーストゲート信号が
作られ、駆動部8を介して送信部(図示せず)に加えら
れ、送信電力の送出が制御される。
尚、送出タイミング決定回路6とバーストゲート回路7
とをバーストゲート送出回路6と云う。
〔発明が解決しようとする問題点〕
しかし、バースト送出回路に障害が発生してバースト状
の送信電力が割当られた時間帯からずれて他局のバース
ト状の送信電力と重なると、その局の通信に妨害を与え
ると云う問題点がある。
〔問題点を解決するための手段〕
上記の問題点は、親局よりのディジタル信号から抽出し
た基準パターンを用いて自局に割当られた時間帯のみ送
信電力を送出する様に送信部の動作を制御するバースト
ゲート信号を発生する多重化されたバーストゲート送出
回路と、該バーストゲート送出回路の出力の一致、不一
致を検出する検出回路を設け、該バーストゲート送出回
路の出力が不一致の時は該送信電力を送出しない様にし
た送信電力送出制御方式により解決される。
〔作用〕
本発明はバーストゲート送出回路を例えば2重化し、2
重化したバーストゲート送出回路よりのバーストゲート
信号が一致していればこの信号の継続時間だけ送信電力
の送出を行い、一致していなければ送信電力の送出を停
止させる様にした。
従来はバーストゲート信号が異常になってもそれを監視
していないので、そのまま送信電力を送出する。そこで
、他の子局からの送信電力と重複する可能性がある。
しかし、本発明は2重化したバーストゲート送出回路の
バーストゲート信号が一致した時のみ送信電力を送出す
る様にしたので、TDMA装置の障害例えば何れか一方
のバーストゲート送出回路が異常になってバーストゲー
ト信号が一致しない時、これを検出して送信電力を外部
に送出しない様にした。
そこで、バーストゲート送出回路の異常によって生ずる
送信電力の重複による他局への妨害は無くなる。
〔実施例〕
以下図示実施例により本発明の内容を具体的に説明する
。尚、全図を通じて同一符号は同一対象物を示す。
第1図は本発明の一実施例のブロック図を示す。
図において、第1のバーストゲート送出回路9及び第2
のバーストゲート送出回路10よりのバーストゲート信
号は検出回路11に加えられ、2つのバーストゲート信
号が一致しているか否かが検出され、一致していればそ
のバーストゲート信号は駆動部8を介して送信部(図示
せず)の送信電力の送出時間を制御する。しかし、不一
致なら送信電力は送出されない。
第2図は検出回路のブロック図を、第3図は第2図のタ
イムチャートを示す。尚、第3図の例えば■は第2図中
の■の状態を示す。
そこで、第3図を参照して第2図の動作を説明する。
(11バーストゲート信号が不一致の場合入力された第
1及び第2バーストゲート送出回路(図示せず)よりの
バーストゲート信号■、■はノア回路12及び排他的論
理和回路13とJKフリップフロップ回路(以下JK−
FF回路と省略する)14を通ってアンド回路16に加
えられる。
一方、この2つのバーストゲート信号はJK−FP回路
14で遅延される1ビット分をD −PF回路15で補
正してアンド回路14に加える。そして、ここで3人力
信号がアンドを取られて端子OUTより外部に出力され
るが、2つのバーストゲート信号が不一致の為に第3図
(a)−■に示す様にO出力となり送信電力は送出され
ない。
(2)バーストゲート信号が一致の場合入力されたバー
ストゲート信号が一致している間、アンド回路16の出
力は第3図−〇に示す様に1となり、送信電力は外部に
送出される。
即ち、バーストゲート送出回路が正常に動作しバースト
ゲート信号が一致している場合は送信電力が送出され、
それ以外は送信電力は送出されない。
〔発明の効果〕
以上詳細に説明した様に、バーストゲート送出回路を例
えば2重化し、その回路の出力が一致した時のみ送信電
力を送出する様にしたので、TDMA装置障害によりバ
ーストゲート信号が不一致の時は送信電力が送出されず
、他局の通信に対しての妨害は無くなると云う効果があ
る。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は検出
回路のブロック図、 第3図は第2図のタイムチャート(2)、第4図はTD
MA無線通信方式のブロック図、第5図は子局の装置の
構成図、 第6図はフレームフォーマット図、 第7図は従来例のブロック図を示す。 図において、 3は同期判定部、 4は分離部、 5は多重化部、

Claims (1)

    【特許請求の範囲】
  1. 親局と複数の子局とを時分割多元接続してディジタル信
    号の送受を行うTDMA通信方式において、該親局から
    のディジタル信号から抽出した基準パターンを用いて、
    自局に割当られた時間帯のみに送信電力を送出する様に
    送信部の動作を制御するバーストゲート信号を発生する
    多重化されたバーストゲート送出回路と、該バーストゲ
    ート送出回路の出力の一致又は不一致を検出する検出回
    路を設け、該バーストゲート送出回路の出力が不一致の
    時は該送信電力を送出しない様にした事を特徴とする送
    信電力送出制御方式。
JP3799085A 1985-02-27 1985-02-27 送信電力送出制御方式 Pending JPS61198832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3799085A JPS61198832A (ja) 1985-02-27 1985-02-27 送信電力送出制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3799085A JPS61198832A (ja) 1985-02-27 1985-02-27 送信電力送出制御方式

Publications (1)

Publication Number Publication Date
JPS61198832A true JPS61198832A (ja) 1986-09-03

Family

ID=12513004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3799085A Pending JPS61198832A (ja) 1985-02-27 1985-02-27 送信電力送出制御方式

Country Status (1)

Country Link
JP (1) JPS61198832A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123225A (ja) * 1989-10-06 1991-05-27 Nippon Telegr & Teleph Corp <Ntt> 移動機異常検出方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123225A (ja) * 1989-10-06 1991-05-27 Nippon Telegr & Teleph Corp <Ntt> 移動機異常検出方法

Similar Documents

Publication Publication Date Title
EP0515029A1 (en) Time-division multiplex communication system
JPS61198832A (ja) 送信電力送出制御方式
JPH0653974A (ja) バス制御装置
JP2669844B2 (ja) 多重アクセス制御方式
JPS55161446A (en) Synchronous cooperation system of duplex cyclic data transmission unit
JPS63161743A (ja) 時刻同期制御方法
JPH05199212A (ja) クロック切替方式
JP2566022B2 (ja) 光リングバス制御方式
JPH01245732A (ja) シリアル通信におけるタイミング発生装置
JPS59110238A (ja) 時分割多方向多重通信装置
JPS581860B2 (ja) Pcm端局装置
JPS6282835A (ja) 時分割多方向多重通信方式
JPH03263998A (ja) 遠隔制御システムの割り込み制御方式
JPH0624329B2 (ja) データー通信方法
JPS60113554A (ja) パケツト多重装置
JPH0472837A (ja) データ伝送遅延調整方式
JPS59188257A (ja) 信号伝送方式
JPS5925436B2 (ja) 2重化遠方監視制御装置
JPS5829233A (ja) 時分割多方向多重通信装置
JPS5989055A (ja) 遠方監視装置
JPH0514374A (ja) データ伝送装置
JPH0685779A (ja) 時分割多重多方向通信方式
JPH11177517A (ja) 多重伝送装置
JPH04357733A (ja) バスネットワークの同期方式
JPH0459818B2 (ja)