JPS581860B2 - Ｐｃｍ端局装置 - Google Patents
Ｐｃｍ端局装置Info
- Publication number
- JPS581860B2 JPS581860B2 JP7761076A JP7761076A JPS581860B2 JP S581860 B2 JPS581860 B2 JP S581860B2 JP 7761076 A JP7761076 A JP 7761076A JP 7761076 A JP7761076 A JP 7761076A JP S581860 B2 JPS581860 B2 JP S581860B2
- Authority
- JP
- Japan
- Prior art keywords
- pcm
- signal
- transmitting
- clock signal
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、ＰＣＭ端局装置、特にＰＣＭ信号を送出する
送信部と伝送されてきたＰＣＭ信号を受信する受信部と
をそなえたＰＣＭ端局装置において、送信ＰＣＭ信号と
伝送されてきたＰＣＭ信号とを、速度制御部をもうけて
同期化せしめるようにし、ＰＣＭ端局装置全体の構成を
簡易化できるようにしたＰＣＭ端局装置に関するもので
ある。
送信部と伝送されてきたＰＣＭ信号を受信する受信部と
をそなえたＰＣＭ端局装置において、送信ＰＣＭ信号と
伝送されてきたＰＣＭ信号とを、速度制御部をもうけて
同期化せしめるようにし、ＰＣＭ端局装置全体の構成を
簡易化できるようにしたＰＣＭ端局装置に関するもので
ある。
一般にＰＣＭ端局装置は、複数のチャネル盤装置と、該
チャネル盤装置からの出力を多重化して送出する機能を
もつ送信部と、伝送されてきた信号を分配する機能をも
つ受信部とをそなえている。
チャネル盤装置からの出力を多重化して送出する機能を
もつ送信部と、伝送されてきた信号を分配する機能をも
つ受信部とをそなえている。
そして上記送信部においては自己装置内で発生したクロ
ツク信号にもとずいてＰＣＭ信号を送出するが、上記受
信部においては伝送されてきたＰＣＭ信号にもとずいて
与えられるクロック信号によって動作するようにされる
。
ツク信号にもとずいてＰＣＭ信号を送出するが、上記受
信部においては伝送されてきたＰＣＭ信号にもとずいて
与えられるクロック信号によって動作するようにされる
。
このため、送信部と受信部とが例えば１．５４４ＭＨｚ
のクロツクで動作する場合にも、送信するＰＣＭ信号と
受信されたＰＣＭ信号との間には僅かな位相差が生ずる
。
のクロツクで動作する場合にも、送信するＰＣＭ信号と
受信されたＰＣＭ信号との間には僅かな位相差が生ずる
。
即ち両ＰＣＭ信号は非同期となってしまう。
したがって、従来ＰＣＭ端局装置においては送信系と受
信系とが互に独立した形となっている。
信系とが互に独立した形となっている。
本発明は、上記送信系と受信系とが互に独立に構成され
ることにもとずくハードウエア構成の重複を排除し、Ｐ
ＣＭ端局装置全体の構成を簡易化することを目的として
いる。
ることにもとずくハードウエア構成の重複を排除し、Ｐ
ＣＭ端局装置全体の構成を簡易化することを目的として
いる。
そしてそのため本発明のＰＣＭ端局装置はＰＣＭ信号を
送出する送信部と伝送されてきたＰＣＭ信号を受信する
受信部とをそなえるＰＣＭ端局装置において、上記送信
部に用いる送信クロツク信号と上記受信部に用いる受信
クロツク信号との位相差を検出しかつ上記送信するＰＣ
Ｍ信号または上記伝送されてきたＰＣＭ信号のいずれか
一方を選択し前者ＰＣＭ信号を選択した際には上記受信
クロツク信号にまた後者ＰＣＭ信号を選択した際には上
記送信クロツク信号に同期したＰＣＭ信号に変換する速
度制御部をもうけ、互に同期状態におかれた送信ＰＣＭ
信号と受信ＰＣＭ信号とを時分割処理によってチャネル
盤装置に対して送受するようにしたことを特徴としてい
る。
送出する送信部と伝送されてきたＰＣＭ信号を受信する
受信部とをそなえるＰＣＭ端局装置において、上記送信
部に用いる送信クロツク信号と上記受信部に用いる受信
クロツク信号との位相差を検出しかつ上記送信するＰＣ
Ｍ信号または上記伝送されてきたＰＣＭ信号のいずれか
一方を選択し前者ＰＣＭ信号を選択した際には上記受信
クロツク信号にまた後者ＰＣＭ信号を選択した際には上
記送信クロツク信号に同期したＰＣＭ信号に変換する速
度制御部をもうけ、互に同期状態におかれた送信ＰＣＭ
信号と受信ＰＣＭ信号とを時分割処理によってチャネル
盤装置に対して送受するようにしたことを特徴としてい
る。
以下図面を参照しつつ説明する。第１図は従来公知のＰ
ＣＭ端局装置の構成例、第２図は本発明に用いる速度制
御部の機能を説明する説明図、第３図は本発明のＰＣＭ
端局装置の一実施例構成、第４図は本発明に用いる速度
制御部の一実施例構成を示す。
ＣＭ端局装置の構成例、第２図は本発明に用いる速度制
御部の機能を説明する説明図、第３図は本発明のＰＣＭ
端局装置の一実施例構成、第４図は本発明に用いる速度
制御部の一実施例構成を示す。
第１図において、１はＰＣＭ端局装置、２は送信部、３
は受信部、４はマルチプレクサ、５は送信クロツク信号
供給部、６はチャネル盤マルチプレクサ、７はデマルチ
プレクサ、８は受信クロツク信号供給部、９はチャネル
盤デマルチプレクサ，１０−Ｓと１０−Ｒとは第１のチ
ャネル盤装置、１１−Ｓと１１−Ｒとは第２のチャネル
盤装置、１２−Ｓと１２−Ｒとは第ｎのチャネル盤装置
を表わしている。
は受信部、４はマルチプレクサ、５は送信クロツク信号
供給部、６はチャネル盤マルチプレクサ、７はデマルチ
プレクサ、８は受信クロツク信号供給部、９はチャネル
盤デマルチプレクサ，１０−Ｓと１０−Ｒとは第１のチ
ャネル盤装置、１１−Ｓと１１−Ｒとは第２のチャネル
盤装置、１２−Ｓと１２−Ｒとは第ｎのチャネル盤装置
を表わしている。
送信部２においては、装置内で発生されたクロツク信号
ＣＬＫＨによってクロック信号供給部５を介してマルチ
プレクサ４が制御される。
ＣＬＫＨによってクロック信号供給部５を介してマルチ
プレクサ４が制御される。
そしてマルチプレクサ４はＰＣＭ信号ＰＣＭ ＯＵＴを
出力する。
出力する。
これに対し受信部３においては伝送されてくるＰＣＭ信
号ＰＣＭ ＩＮにもとずいて決定されるクロツク信号Ｃ
ＬＫＨ′によってクロック信号供給部８を介してデマル
チプレクサ７が制御される。
号ＰＣＭ ＩＮにもとずいて決定されるクロツク信号Ｃ
ＬＫＨ′によってクロック信号供給部８を介してデマル
チプレクサ７が制御される。
本来送信ＰＣＭ信号と受信ＰＣＭ信号とは正しく同期さ
れるべきものであるが、一般には僅かに位相差があり非
同期状態となる。
れるべきものであるが、一般には僅かに位相差があり非
同期状態となる。
このため、従来公知のＰＣＭ端局装置１においては、装
置４，５、６．１０−Ｓないし１２−Ｓよりなる送信系
と装置７，８，９，１０−Ｒないし１２−Ｒよりなる受
信系とを互に独立せしめるようにしている。
置４，５、６．１０−Ｓないし１２−Ｓよりなる送信系
と装置７，８，９，１０−Ｒないし１２−Ｒよりなる受
信系とを互に独立せしめるようにしている。
このため、装置内のインタフェース・バス
ＩＦ．ＢＵＳやアドレス・バスＡＤＲＳ ＢＵＳなどを
別個にもうけることになり、ハードウエア構成が重複し
た形となる。
別個にもうけることになり、ハードウエア構成が重複し
た形となる。
公知のＰＣＭ端局装置１が重複した構成をとるのは、上
述の如く送信部２と受信部３とが非同期となっているか
らである。
述の如く送信部２と受信部３とが非同期となっているか
らである。
このため、本発明においては例えば伝送されてくるＰＣ
Ｍ信号にもとずいて、強制的に送信ＰＣＭ信号に同期し
たＰＣＭ信号を生成する速度制御部をもうけ、ＰＣＭ端
局装置の構成を簡易化するようにしている。
Ｍ信号にもとずいて、強制的に送信ＰＣＭ信号に同期し
たＰＣＭ信号を生成する速度制御部をもうけ、ＰＣＭ端
局装置の構成を簡易化するようにしている。
第２図は上記速度匍脚部の機能を説明している。
即ち、今第２図Ａに示す如きＰＣＭ信号Ｘｊがあるクロ
ツク信号ＣＬＫＨ′に同期して入力されるとする。
ツク信号ＣＬＫＨ′に同期して入力されるとする。
このとき速度制御部は、第２図Ｂに点線で示す如きクロ
ツクＣＬＫＨに同期したＰＣＭ信号を例えば補間演算処
理によって演算して決定し、第２図Ｃに示す如きＰＣＭ
信号Ｙｉを得るようにしている。
ツクＣＬＫＨに同期したＰＣＭ信号を例えば補間演算処
理によって演算して決定し、第２図Ｃに示す如きＰＣＭ
信号Ｙｉを得るようにしている。
第４図は第２図図示の処理を行なう速度制御部の一実施
例構成を示している。
例構成を示している。
図中１３は速度制御部、１４はランダム・アクセス・メ
モリ、１５は位相差検出回路、１６は演算処理部、１７
はバツファ・メモリを表わしている。
モリ、１５は位相差検出回路、１６は演算処理部、１７
はバツファ・メモリを表わしている。
与えられた入力ＰＣＭ信号ＸｊはクロツクＣ１によって
メモリ１４内に書込まれクロツクＣ２によってメモリ１
４から読出される。
メモリ１４内に書込まれクロツクＣ２によってメモリ１
４から読出される。
該クロツクＣ２は、第３図を参照して後述する如くＰＣ
Ｍ端局装置１の送信部における送信クロツク信号供給部
５を介して発生されるクロツク信号と考えてよい。
Ｍ端局装置１の送信部における送信クロツク信号供給部
５を介して発生されるクロツク信号と考えてよい。
またクロツクＣ１も同様に受信クロツク信号供給部８を
介して発生されるクロツク信号と考えてよい。
介して発生されるクロツク信号と考えてよい。
一方位相差検出回路１５に対してもクロツクＣ１とＣ２
とが供給され、該検出回路１５は両クロツク間の位相差
を検出して演算処理部１６に供給する。
とが供給され、該検出回路１５は両クロツク間の位相差
を検出して演算処理部１６に供給する。
処理部１６は、メモリ１４からの読出し出力に対して、
上記位相差検出回路１５からの位相差信号によって補正
を加えるようにする。
上記位相差検出回路１５からの位相差信号によって補正
を加えるようにする。
即ち処理部１６は、第２図Ｂ図示信号ａに相当するレベ
ルを得るために、信号ｂとｃと位相差△θとによって補
間処理を行なうものと考えてよい。
ルを得るために、信号ｂとｃと位相差△θとによって補
間処理を行なうものと考えてよい。
処理部１６によって得られた信号はバッファ・メモリ１
７に次々と書込まれる。
７に次々と書込まれる。
バッファ・メモリ１７はクロツクＣ２に同期して読出し
アクセスされ、求めるべき信号Ｙｉを得る。
アクセスされ、求めるべき信号Ｙｉを得る。
なお第４図図示の速度制御部１３は、出願人が先に出願
した特願昭５１年−４５２２０号公報に開示される如き
ものを用いることができる。
した特願昭５１年−４５２２０号公報に開示される如き
ものを用いることができる。
第３図は本発明の一実施例構成を示し、図中の符号１な
いし１３は第１図および第４図に対応している。
いし１３は第１図および第４図に対応している。
本実施例の場合、第１図図示の従来の構成にくらべて
（１）速度制御部１３をもうけてデマルチプレクサ７に
よって得られた信号Ｘｊを、送信ＰＣＭ信号Ｚｉに同期
した信号Ｙｉを得るようにしている。
よって得られた信号Ｘｊを、送信ＰＣＭ信号Ｚｉに同期
した信号Ｙｉを得るようにしている。
（２）チャネル盤マルチプレクサ６とチャネル盤デマル
チプレクサ９とを一体に構成し、多重化処理と分配処理
とを時分割的に処理するようにしている。
チプレクサ９とを一体に構成し、多重化処理と分配処理
とを時分割的に処理するようにしている。
（３）このことから、図示バスＩＦ．ＢＵＳとＡＤＨＳ
ＢＵＳとを送信系と受信系とに共通にしている。
ＢＵＳとを送信系と受信系とに共通にしている。
即ちバスＩＦ．ＢＵＳ上で図示信号Ｓで示す如く送信信
号Ｓと受信信号Ｒとを同一信号線上に乗せるようにして
いる。
号Ｓと受信信号Ｒとを同一信号線上に乗せるようにして
いる。
即ち、本実施例の場合、チャネル盤マルチプレクサ兼デ
マルチプレクサ６（９）は第１のチャネル盤１０に割当
てられた期間内の送信信号Ｓ１、第２のチャネル盤１１
に割り当てられた期間内の送信信号Ｓ２，・・・・を多
重化してマルチプレクサ４に供給し、信号ＰＣＭ ＯＵ
Ｔとして送出する。
マルチプレクサ６（９）は第１のチャネル盤１０に割当
てられた期間内の送信信号Ｓ１、第２のチャネル盤１１
に割り当てられた期間内の送信信号Ｓ２，・・・・を多
重化してマルチプレクサ４に供給し、信号ＰＣＭ ＯＵ
Ｔとして送出する。
また伝送されてきた信号ＰＣＭ ＩＮは、デマルチプレ
クサ７および速度制御部１３によって、信号Ｙｉの形で
チャネル盤マルチプレクサ兼デマルチプレクサ６（９）
に供給される。
クサ７および速度制御部１３によって、信号Ｙｉの形で
チャネル盤マルチプレクサ兼デマルチプレクサ６（９）
に供給される。
そして該装置６（９）は、第１のチャネル盤１０に割当
てられた期間内に受信信号Ｒ１、第２のチャネル盤１１
に割当てられた期間内に受信信号Ｒ２，・・・・・を分
配して各チャネル盤１０，１１．１２に供給する。
てられた期間内に受信信号Ｒ１、第２のチャネル盤１１
に割当てられた期間内に受信信号Ｒ２，・・・・・を分
配して各チャネル盤１０，１１．１２に供給する。
そして上記インタフェース・バスＩＦ．ＢＵＳ上の信号
がどのチャネル盤に対応するかは、クロツク信号供給部
５から発せられるアドレス情報（アドレス・バスＡＤＲ
Ｓ ＢＵＳ上に乗せる）によって決定される。
がどのチャネル盤に対応するかは、クロツク信号供給部
５から発せられるアドレス情報（アドレス・バスＡＤＲ
Ｓ ＢＵＳ上に乗せる）によって決定される。
以上説明した如く、本発明によればＰＣＭ端局装置にお
いて、送信系と受信系とを送受信部を除いて共通化する
ことが可能となる。
いて、送信系と受信系とを送受信部を除いて共通化する
ことが可能となる。
このため、速度制御部１３を附加する必要があるがバス
などを共通化することによるメリットを享受することが
でき、装置全体の構成を大幅に簡易化することができる
。
などを共通化することによるメリットを享受することが
でき、装置全体の構成を大幅に簡易化することができる
。
第１図は従来公知のＰＣＭ端局装置の構成例、第２図は
本発明に用いる速度制御部の機能を説明する説明図、第
３図は本発明のＰＣＭ端局装置の一実施例構成、第４図
は本発明に用いる速度制御部の一実施例構成を示す。 図中、１はＰＣＭ端局装置、２は送信部、３は受信部、
４はマルチプレクサ、５は送信クロツク信号供給部、６
はチャネル盤マルチプレクサ、７はデマルチプレクサ、
８は受信クロツク信号供給部、９はチャネル盤デマルチ
プレクサ、１０，１１．１２は夫々チャネル盤装置、１
３は速度制御部、１５は位相差検出回路、１６は演算処
理部を表わす。
本発明に用いる速度制御部の機能を説明する説明図、第
３図は本発明のＰＣＭ端局装置の一実施例構成、第４図
は本発明に用いる速度制御部の一実施例構成を示す。 図中、１はＰＣＭ端局装置、２は送信部、３は受信部、
４はマルチプレクサ、５は送信クロツク信号供給部、６
はチャネル盤マルチプレクサ、７はデマルチプレクサ、
８は受信クロツク信号供給部、９はチャネル盤デマルチ
プレクサ、１０，１１．１２は夫々チャネル盤装置、１
３は速度制御部、１５は位相差検出回路、１６は演算処
理部を表わす。
Claims (1)
- 【特許請求の範囲】 １ ＰＣＭ信号を送出する送信部と伝送されてきたＰＣ
Ｍ信号を受信する受信部とをそなえるＰＣＭ端局装置に
おいて、上記送信部に用いる送信クロツク信号と上記受
信部に用いる受信クロツク信号との位相差を検出しかつ
上記送信するＰＣＭ信号または上記伝送されてきたＰＣ
Ｍ信号のいずれか一方を選択し前者ＰＣＭ信号を選択し
た際には上記受信クロツク信号にまた後者ＰＣＭ信号を
選択した際には上記送信クロツク信号に同期したＰＣＭ
信号に変換する速度制御部をもうけ、互に同期状態にお
かれた送信ＰＣＭ信号と受信ＰＣＭ信号とを時分割処理
によってチャネル盤装置に対して送受するようにしたこ
とを特徴とするＰＣＭ端局装置。 ２ 上記送信ＰＣＭ信号と受信ＰＣＭ信号とを時分割処
理によって回線端末装置に対して送受するに当って、上
記同期状態におかれた両ＰＣＭ信号にもとずいて得られ
た送信サンプル値列と受信サンプル値列とを共通インタ
フェース・バス上に乗せるようにしたことを特徴とする
特許請求の範囲第１項記載のＰＣＭ端局装置。 ３ 上記速度制御部は、入力されたＰＣＭ信号にもとず
いて同期されるべきクロツク信号発生時におけるＰＣＭ
信号を補間処理によって決定する演算処理部をそなえて
なる特許請求の範囲第１項または第２項記載のＰＣＭ端
局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7761076A JPS581860B2 (ja) | 1976-06-30 | 1976-06-30 | Ｐｃｍ端局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7761076A JPS581860B2 (ja) | 1976-06-30 | 1976-06-30 | Ｐｃｍ端局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS533115A JPS533115A (en) | 1978-01-12 |
| JPS581860B2 true JPS581860B2 (ja) | 1983-01-13 |
Family
ID=13638679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7761076A Expired JPS581860B2 (ja) | 1976-06-30 | 1976-06-30 | Ｐｃｍ端局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581860B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0533224Y2 (ja) * | 1986-05-13 | 1993-08-24 | ||
| JP4945114B2 (ja) * | 2005-10-31 | 2012-06-06 | 立川ブラインド工業株式会社 | カーテンレール取付装置及びカーテンレール取付ブラケット |
-
1976
- 1976-06-30 JP JP7761076A patent/JPS581860B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS533115A (en) | 1978-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03179830A (ja) | フレーム位相同期方式 | |
| US4646291A (en) | Synchronization apparatus in transmitting information on a simplex bus | |
| JPH0290739A (ja) | フレームアライメント方式 | |
| US5406561A (en) | Time-division multiplex communication system | |
| JPS581860B2 (ja) | Ｐｃｍ端局装置 | |
| JPH0411142B2 (ja) | ||
| JPH0731530B2 (ja) | 同期制御ｎｃ装置 | |
| JPS55161446A (en) | Synchronous cooperation system of duplex cyclic data transmission unit | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| JP2669844B2 (ja) | 多重アクセス制御方式 | |
| JPS5949759B2 (ja) | 適応形フレ−ム同期方式 | |
| JP2503967B2 (ja) | タイムスロット入替方法 | |
| JP2839832B2 (ja) | ディジタルデータ通信システム | |
| JP2511551B2 (ja) | 共通バス制御方式 | |
| JPS61198832A (ja) | 送信電力送出制御方式 | |
| JP2602350B2 (ja) | 通信装置 | |
| JPS63237157A (ja) | デ−タ処理システム | |
| JP2538779B2 (ja) | 速度変換回路 | |
| JPH0465746A (ja) | バス | |
| JPH06266656A (ja) | バス通信装置 | |
| JPH0834642B2 (ja) | デジタル交換機間の通信システム | |
| JPS6024497B2 (ja) | デ−タ転送方式 | |
| JPS54127204A (en) | Priority controlling method of data transmitter | |
| JPS60137198A (ja) | 時分割光交換機の同期通信方式 | |
| JPS59111445A (ja) | デ−タ伝送方式 |