JPH0472837A - データ伝送遅延調整方式 - Google Patents
データ伝送遅延調整方式Info
- Publication number
- JPH0472837A JPH0472837A JP2185015A JP18501590A JPH0472837A JP H0472837 A JPH0472837 A JP H0472837A JP 2185015 A JP2185015 A JP 2185015A JP 18501590 A JP18501590 A JP 18501590A JP H0472837 A JPH0472837 A JP H0472837A
- Authority
- JP
- Japan
- Prior art keywords
- data communication
- delay time
- communication device
- transmission delay
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 61
- 238000004891 communication Methods 0.000 claims abstract description 70
- 230000004044 response Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送に関し、特に伝送路の伝送遅延を調
整するデータ伝送遅延調整方式に関する。
整するデータ伝送遅延調整方式に関する。
従来この種のデータ伝送遅延調整方式は、主データ通信
装置と各副データ通信装置を接続する伝送路個々の伝送
遅延時間を予想しその調整範囲を予め半固定的に設定し
ておき、副データ通信装置間における伝送遅延時間の差
異か半固定設定値より少ない場合は、エラスチックメモ
リ等に一担蓄積したのち受信していた。また副データ通
信装置間における伝送遅延時間の差異か半固定設定値よ
り大きい場合は半固定設定を変更して対処していた。
装置と各副データ通信装置を接続する伝送路個々の伝送
遅延時間を予想しその調整範囲を予め半固定的に設定し
ておき、副データ通信装置間における伝送遅延時間の差
異か半固定設定値より少ない場合は、エラスチックメモ
リ等に一担蓄積したのち受信していた。また副データ通
信装置間における伝送遅延時間の差異か半固定設定値よ
り大きい場合は半固定設定を変更して対処していた。
この従来のデータ伝送遅延調整方式では、伝送遅延時間
を予想し設定した副データ通信装置間にお４−Ｊる伝送
遅延時間の差異か少ない場合には、エラスチックメモリ
を使用してその差異を吸収し、予想した伝送遅延時間の
差異か大きい場合には、エラスチックメモリで吸収でき
る範囲を残して半固定設定していたため、副データ通信
装置間における伝送遅延時間の差異が予め設定した伝送
遅延時間の範囲を越えた場合に、エラスチックメモリの
容■を増やすか、あるいは半固定的に予め設定された遅
延予測値を手動により変更しなけれはならないという欠
点があった。
を予想し設定した副データ通信装置間にお４−Ｊる伝送
遅延時間の差異か少ない場合には、エラスチックメモリ
を使用してその差異を吸収し、予想した伝送遅延時間の
差異か大きい場合には、エラスチックメモリで吸収でき
る範囲を残して半固定設定していたため、副データ通信
装置間における伝送遅延時間の差異が予め設定した伝送
遅延時間の範囲を越えた場合に、エラスチックメモリの
容■を増やすか、あるいは半固定的に予め設定された遅
延予測値を手動により変更しなけれはならないという欠
点があった。
本発明の目的は、データ通信伝送路における伝送遅延時
間を自動的に補正するデータ伝送遅延調整方式を提供す
ることにある。
間を自動的に補正するデータ伝送遅延調整方式を提供す
ることにある。
本発明のデータ伝送遅延調整方式は、主データ通信装置
と複数の副データ通信装置とをデータ伝送路で接続した
データ伝送システムにおＣプるデータ伝送遅延調整方式
において、Ｏｆ記主データ通信装置と予め定めた個有の
ｉＤ番号を有する前記複数の副データ通信装置間の伝送
遅延時間を測定するための専用のデータ線と、前記主デ
ータ通信装置と前記複数の副データ通信装置間を同期化
するためのクロック信号を伝送する専用のりｌフック線
とを備え、前記データ線およびクロック線を介して前記
ＩＤ番号およびクロック信号を前記副データ通信装置Ｉ
＼送出し且つ該ＩＤ番号送出と同時に起動し該ＩＤ番号
を受信した副データ通信装置か送出する前記クロック信
号に同期した応答信号を前記データ線を介して受信する
までの時間を計数する遅延時間測定回路と、該遅延時間
測定回路か出力する遅延時間情報を受は前記データ伝送
路例々の遅延時間を予め設定する同期調整回路を有する
主データ通信装置と、前記主データ通信装置が前記デー
タ線およびり１７ツク線を介して送出する前記Ｔ ｌ）
番号とクロック信号を受信し、該クロック信号に同期し
た応答信号を生成し前記データ線を介して前記主データ
通信装置へ送出するＩＤ識別回路を有する副データ通信
装置を有することを特徴とする。
と複数の副データ通信装置とをデータ伝送路で接続した
データ伝送システムにおＣプるデータ伝送遅延調整方式
において、Ｏｆ記主データ通信装置と予め定めた個有の
ｉＤ番号を有する前記複数の副データ通信装置間の伝送
遅延時間を測定するための専用のデータ線と、前記主デ
ータ通信装置と前記複数の副データ通信装置間を同期化
するためのクロック信号を伝送する専用のりｌフック線
とを備え、前記データ線およびクロック線を介して前記
ＩＤ番号およびクロック信号を前記副データ通信装置Ｉ
＼送出し且つ該ＩＤ番号送出と同時に起動し該ＩＤ番号
を受信した副データ通信装置か送出する前記クロック信
号に同期した応答信号を前記データ線を介して受信する
までの時間を計数する遅延時間測定回路と、該遅延時間
測定回路か出力する遅延時間情報を受は前記データ伝送
路例々の遅延時間を予め設定する同期調整回路を有する
主データ通信装置と、前記主データ通信装置が前記デー
タ線およびり１７ツク線を介して送出する前記Ｔ ｌ）
番号とクロック信号を受信し、該クロック信号に同期し
た応答信号を生成し前記データ線を介して前記主データ
通信装置へ送出するＩＤ識別回路を有する副データ通信
装置を有することを特徴とする。
〔実施例ｊ
次に本発明について図面を参照して説明する。
第１ＵＡは本発明の一実施例を示すフロック図である。
第１図は各副データ通信装置との伝送路の伝送遅延時間
を測定する遅延時間測定回路１］、該遅延時間測定回路
か出力する遅延情報を受け、データ伝送路例々の伝送遅
延時間を調整する同期調整回路１．２．１．３からなる
主データ通信装置１０と、主データ通信装置１０か出力
するＩＤ情報とクロック信号を受信し、該クロック信号
に同期しクロック信号を受信し、該クロック信号に同期
した応答信号を主データ通信装置へ送出するＩＤ情報識
別回路２１．．３１を有する副データ通信装置２０．３
０と、主データ通信装置から送出される各副データ通信
装置個々に予め付与されたＩＤ情報およびクロック信号
を各副データ通信装置へ伝送するＩＤ情報データ線３お
よびクロック線５と、ＩＤ情報を受信した副データ通信
装置が生成したクロック信号に同期した応答信号を主デ
ータ通信装置へ伝送する応答信号データ線４から構成さ
れる。ここでデータ伝送に先立ち行なわれる主データ通
信装置１０と副データ通信装置２０間における伝送遅延
時間の測定について説明する。電源投入時等システム立
上は時に主データ通信装置］０の遅延時間測定回路１１
から副データ通信装置２０に予め付与されたＩＤ情報お
よび゛クロック信号が送出される。又この時遅延時間測
定回路１１は、ＩＤ情報の送出と同時に伝送遅延時間の
計数を開始する。主データ通信装置１０がら送出された
ＩＤ情報は、ＩＤ情報データ線３．クロッり信号線５を
介してそれぞれ副データ通信装置２０のＴＤ情報識別回
路２１て受信される。ＴＤ情報識別回路２１ては、受信
したクロック信号に同期した応答信号を生成し、応答信
号データ線４を介して、副データ通信装置１０の遅延時
間測定回路１１へ送信する。応答信号を受信した遅延時
間回路１］は、Ｔ Ｉ）情報を送出時数開始した計数を
停止し、主データ通信装置１０と副データ通信装置２０
間の伝送遅延時間を算出する。算出された伝送遅延時間
情報は、同期調整回路］２に送出されデータ通信伝送路
１の伝送遅延時間が予め設定される。同様にデータ通信
伝送路２の伝送遅延時間か設定される。
を測定する遅延時間測定回路１］、該遅延時間測定回路
か出力する遅延情報を受け、データ伝送路例々の伝送遅
延時間を調整する同期調整回路１．２．１．３からなる
主データ通信装置１０と、主データ通信装置１０か出力
するＩＤ情報とクロック信号を受信し、該クロック信号
に同期しクロック信号を受信し、該クロック信号に同期
した応答信号を主データ通信装置へ送出するＩＤ情報識
別回路２１．．３１を有する副データ通信装置２０．３
０と、主データ通信装置から送出される各副データ通信
装置個々に予め付与されたＩＤ情報およびクロック信号
を各副データ通信装置へ伝送するＩＤ情報データ線３お
よびクロック線５と、ＩＤ情報を受信した副データ通信
装置が生成したクロック信号に同期した応答信号を主デ
ータ通信装置へ伝送する応答信号データ線４から構成さ
れる。ここでデータ伝送に先立ち行なわれる主データ通
信装置１０と副データ通信装置２０間における伝送遅延
時間の測定について説明する。電源投入時等システム立
上は時に主データ通信装置］０の遅延時間測定回路１１
から副データ通信装置２０に予め付与されたＩＤ情報お
よび゛クロック信号が送出される。又この時遅延時間測
定回路１１は、ＩＤ情報の送出と同時に伝送遅延時間の
計数を開始する。主データ通信装置１０がら送出された
ＩＤ情報は、ＩＤ情報データ線３．クロッり信号線５を
介してそれぞれ副データ通信装置２０のＴＤ情報識別回
路２１て受信される。ＴＤ情報識別回路２１ては、受信
したクロック信号に同期した応答信号を生成し、応答信
号データ線４を介して、副データ通信装置１０の遅延時
間測定回路１１へ送信する。応答信号を受信した遅延時
間回路１］は、Ｔ Ｉ）情報を送出時数開始した計数を
停止し、主データ通信装置１０と副データ通信装置２０
間の伝送遅延時間を算出する。算出された伝送遅延時間
情報は、同期調整回路］２に送出されデータ通信伝送路
１の伝送遅延時間が予め設定される。同様にデータ通信
伝送路２の伝送遅延時間か設定される。
こうして電源投入時等の初期設定が完了した後、所望す
る副データ通信装置と主データ通信装置間でデータ通信
伝送路を介してデータ伝送が行なわれる。
る副データ通信装置と主データ通信装置間でデータ通信
伝送路を介してデータ伝送が行なわれる。
以−Ｆ説明したように本発明は、主データ通信装置と副
データ通信装置間の伝送遅延時間をシステムの初期設定
時に測定し、各データ通信伝送路の伝送遅延時間を補正
することにより、伝送距離が大きく異なるデータ通信伝
送路の伝送遅延時間が自動補正をされるなめ、エラスチ
ックメモリのメモリ容量を必要以上大きくする必要がな
く、また副データ通信装置間の伝送遅延時間の差異が大
きい場合でも、伝送遅延時間の半固定設定の必要もなく
なるという効果かある。
データ通信装置間の伝送遅延時間をシステムの初期設定
時に測定し、各データ通信伝送路の伝送遅延時間を補正
することにより、伝送距離が大きく異なるデータ通信伝
送路の伝送遅延時間が自動補正をされるなめ、エラスチ
ックメモリのメモリ容量を必要以上大きくする必要がな
く、また副データ通信装置間の伝送遅延時間の差異が大
きい場合でも、伝送遅延時間の半固定設定の必要もなく
なるという効果かある。
第１図は本発明の一実施例を示すブロック図である。
■、２・データ通信伝送路、３・・・ＩＤ情報データ線
、４・応答信号データ線、５・・クロック線、］Ｏ・・
・主データ通信装置、１１・・・遅延時間測定回路、１
２．１３・・・同期調整回路、２０．３０・・副データ
通信装置、２１．３１・・・ＩＤ情報識別回路。
、４・応答信号データ線、５・・クロック線、］Ｏ・・
・主データ通信装置、１１・・・遅延時間測定回路、１
２．１３・・・同期調整回路、２０．３０・・副データ
通信装置、２１．３１・・・ＩＤ情報識別回路。
Claims (1)
- 主データ通信装置と複数の副データ通信装置とをデー
タ伝送路で接続したデータ伝送システムにおけるデータ
伝送遅延調整方式において、前記主データ通信装置と予
め定めた個有のＩＤ番号を有する前記複数の副データ通
信装置間の伝送遅延時間を測定するための専用のデータ
線と、前記主データ通信装置と前記複数の副データ通信
装置間を同期化するためのクロック信号を伝送する専用
のクロック線とを備え、前記データ線およびクロック線
を介して前記ＩＤ番号およびクロック信号を前記副デー
タ通信装置へ送出し且つ該ＩＤ番号送出と同時に起動し
該ＩＤ番号を受信した副データ通信装置が送出する前記
クロック信号に同期した応答信号を前記データ線を介し
て受信するまでの時間を計数する遅延時間測定回路と、
該遅延時間測定回路が出力する遅延時間情報を受け前記
データ伝送路個々の遅延時間を予め設定する同期調整回
路を有する主データ通信装置と、前記主データ通信装置
が前記データ線およびクロック線を介して送出する前記
ＩＤ番号とクロック信号を受信し、該クロック信号に同
期した応答信号を生成し前記データ線を介して前記主デ
ータ通信装置へ送出するＩＤ識別回路を有する副データ
通信装置を有することを特徴とするデータ伝送遅延調整
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185015A JPH0472837A (ja) | 1990-07-12 | 1990-07-12 | データ伝送遅延調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185015A JPH0472837A (ja) | 1990-07-12 | 1990-07-12 | データ伝送遅延調整方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0472837A true JPH0472837A (ja) | 1992-03-06 |
Family
ID=16163278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2185015A Pending JPH0472837A (ja) | 1990-07-12 | 1990-07-12 | データ伝送遅延調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0472837A (ja) |
-
1990
- 1990-07-12 JP JP2185015A patent/JPH0472837A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615753B2 (ja) | 自動位相調整方式 | |
| US10374736B2 (en) | Slave device, serial communications system, and communication method for serial communications system | |
| US4594705A (en) | Bus-configured local area network with data exchange capability | |
| US5920557A (en) | Radio base station inter-station synchronizing circuit | |
| US7017067B2 (en) | Method and bus system for synchronizing a data exchange between a data source and a control device | |
| US4646291A (en) | Synchronization apparatus in transmitting information on a simplex bus | |
| JPH0472837A (ja) | データ伝送遅延調整方式 | |
| JP2001265716A (ja) | 情報伝達装置及び情報伝達方法 | |
| CN109391250A (zh) | 一种模块化多电平脉宽调制的同步系统和同步方法 | |
| JP2962277B2 (ja) | Ｔｄｍａ送信タイミング設定方式 | |
| JPH05161181A (ja) | 時刻同期方式 | |
| JPH11275126A (ja) | 通信制御装置 | |
| JPH02312336A (ja) | 通信システム | |
| JPS59161956A (ja) | 伝送制御装置 | |
| JPH02276322A (ja) | 局間自動位相補償方式 | |
| JP3161957B2 (ja) | 時分割多元接続システムにおけるデータ送受信方法、並びに時分割多元接続システム | |
| JPH0955698A (ja) | 同報送信システムの位相補償方式 | |
| JPH10164774A (ja) | 遠方監視制御装置 | |
| JPS62171349A (ja) | 通信制御装置 | |
| JP2762653B2 (ja) | 無線呼出方式における自動位相調整方式 | |
| JPH0418738B2 (ja) | ||
| JPS5989055A (ja) | 遠方監視装置 | |
| JPH01208928A (ja) | 通信システム | |
| JPH0418739B2 (ja) | ||
| JPS61198832A (ja) | 送信電力送出制御方式 |