JPS61198777A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61198777A JPS61198777A JP3903085A JP3903085A JPS61198777A JP S61198777 A JPS61198777 A JP S61198777A JP 3903085 A JP3903085 A JP 3903085A JP 3903085 A JP3903085 A JP 3903085A JP S61198777 A JPS61198777 A JP S61198777A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- semiconductor device
- base
- high concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
主業上豊科朋立丘
本発明は半導体装置に関し、詳しくは自動車の電装部品
等の電源回路に好適なダーリントン・トランジスタ等の
半導体装置に関するものである。
等の電源回路に好適なダーリントン・トランジスタ等の
半導体装置に関するものである。
ｌ米坐及術
一般に、２段接続とするトランジスタからなるダーリン
トン・トランジスタ等の半導体装置では、該半導体装置
に接続される周辺機器からの影響でサージ電流が、動作
中に発生した場合装置自体を破壊してしまう。そこで、
このサージ電流による破壊を未然に防止するため、上記
半導体装置のトランジスタのコレクターベース間に、サ
ージ電流を吸収させる保護用ダイオードを接続すること
により、例えば耐圧がｌｏ。
トン・トランジスタ等の半導体装置では、該半導体装置
に接続される周辺機器からの影響でサージ電流が、動作
中に発生した場合装置自体を破壊してしまう。そこで、
このサージ電流による破壊を未然に防止するため、上記
半導体装置のトランジスタのコレクターベース間に、サ
ージ電流を吸収させる保護用ダイオードを接続すること
により、例えば耐圧がｌｏ。
Ｖに規格化された半導体装置であれば、上記耐圧を下げ
てブレイクダウンする電圧を所望の値に設定し、半導体
装置を構成する回路としては、例えば、６０Ｖ程度でブ
レイクダウンさせ、それ以上電圧がかからないようにし
ている。
てブレイクダウンする電圧を所望の値に設定し、半導体
装置を構成する回路としては、例えば、６０Ｖ程度でブ
レイクダウンさせ、それ以上電圧がかからないようにし
ている。
従来、上記保護用ダイオードは、半導体装置の製造後、
該半導体装置に半田接続することによって外付けしてい
たが、この場合、回路の部品点数が多くなり、また信頼
性も低下するという問題点が生じる。そこで上記問題点
を解決するため、半導体装置の製造時、該半導体装置内
に保護用ダイオードも設けたものが提案されている。
該半導体装置に半田接続することによって外付けしてい
たが、この場合、回路の部品点数が多くなり、また信頼
性も低下するという問題点が生じる。そこで上記問題点
を解決するため、半導体装置の製造時、該半導体装置内
に保護用ダイオードも設けたものが提案されている。
以下、本発明の前提となる上記半導体装置の具体例とし
てＰＮＰ型トランジスタを、第４図を参照しながら説明
する。同図に示すようにコレクタ領域ｌ域（１）となる
Ｐ型のサブストレートの表面の所定位置に、Ｎ＋十型の
不純物を選択拡散してベース領域（２）を形成し、更に
上記ベース領域（２）の表面の所定位置に、Ｐ＋＋＋型
の不純物を選択拡散してエミッタ領域（３）を形成する
。また前記保護用ダイオードを設けるため、ベース領域
（２）と隣接するコレクタ領域（１）の表面に、酸コレ
クタ領域（１）と同一導電型、即ちボロン等のＰ＋型の
高濃度不純物をイオン注入してＰ＋型の高濃度不純物領
域（４）を形成する。この高濃度不純物領域（４）は、
隣接する上記ベース領域（２）の深さよりも浅く形成さ
れている。更に、上記各領域の接合部を保護するため、
表面に５ｉ０２等の酸化膜（５）を形成し、フォトエツ
チング等によりその酸化膜（５）の所定位置に窓明けを
行ってアルミ蒸着等によって、ヘース電極（６）及びエ
ミッタ電極（７）を形成すると共に、コレクタ領域（１
）であるＰ型の号ブストレート裏面にコレクタ電極（８
）を形成する。尚、上記ヘース電極（６）、エミ、り電
極（７）及びコレクタ電極（８）には、熱圧着等により
Ａｕ線等のワイヤ（図示せず）がボンディングされて外
部と電気的に接続される。
てＰＮＰ型トランジスタを、第４図を参照しながら説明
する。同図に示すようにコレクタ領域ｌ域（１）となる
Ｐ型のサブストレートの表面の所定位置に、Ｎ＋十型の
不純物を選択拡散してベース領域（２）を形成し、更に
上記ベース領域（２）の表面の所定位置に、Ｐ＋＋＋型
の不純物を選択拡散してエミッタ領域（３）を形成する
。また前記保護用ダイオードを設けるため、ベース領域
（２）と隣接するコレクタ領域（１）の表面に、酸コレ
クタ領域（１）と同一導電型、即ちボロン等のＰ＋型の
高濃度不純物をイオン注入してＰ＋型の高濃度不純物領
域（４）を形成する。この高濃度不純物領域（４）は、
隣接する上記ベース領域（２）の深さよりも浅く形成さ
れている。更に、上記各領域の接合部を保護するため、
表面に５ｉ０２等の酸化膜（５）を形成し、フォトエツ
チング等によりその酸化膜（５）の所定位置に窓明けを
行ってアルミ蒸着等によって、ヘース電極（６）及びエ
ミッタ電極（７）を形成すると共に、コレクタ領域（１
）であるＰ型の号ブストレート裏面にコレクタ電極（８
）を形成する。尚、上記ヘース電極（６）、エミ、り電
極（７）及びコレクタ電極（８）には、熱圧着等により
Ａｕ線等のワイヤ（図示せず）がボンディングされて外
部と電気的に接続される。
・ くη゛ しよ゛と るμ 占
上記半導体装置では、コレクタ領域（１）にＰ＋型の高
濃度不純物領域（４）を浅（形成することにより、ベー
ス領域（２）との間でＰＮ接合部（９）を形成して保護
用ダイオードを設けているが、コレクターベース間に逆
電圧を印加すると、第５図の逆電圧−逆電流特性に示す
ようにその印加する逆電圧に応じてブレイクダウンする
電圧（以下ブレイクダウン電圧と称す）が変動すると共
に、このブレイクダウンにより流れる逆電流が発振状態
となって不安定となり、ブレイクダウン電圧を所望の値
に設定するのに困難性を伴っていた。これは、上記Ｐ＋
Ｐ型の高濃度不純物領域（４）をコレクタ領域（１）に
浅く形成したことによってＰＮ接合部（９）での電流経
路が狭（なっていることが原因していると考えられる。
濃度不純物領域（４）を浅（形成することにより、ベー
ス領域（２）との間でＰＮ接合部（９）を形成して保護
用ダイオードを設けているが、コレクターベース間に逆
電圧を印加すると、第５図の逆電圧−逆電流特性に示す
ようにその印加する逆電圧に応じてブレイクダウンする
電圧（以下ブレイクダウン電圧と称す）が変動すると共
に、このブレイクダウンにより流れる逆電流が発振状態
となって不安定となり、ブレイクダウン電圧を所望の値
に設定するのに困難性を伴っていた。これは、上記Ｐ＋
Ｐ型の高濃度不純物領域（４）をコレクタ領域（１）に
浅く形成したことによってＰＮ接合部（９）での電流経
路が狭（なっていることが原因していると考えられる。
占 ゛ るたなΔ１没
本発明は上記問題点に鑑み提案されたもので、この問題
点を解決するための技術的手段は、コレクタ領域となる
一導電型の基板に、他導電型のベース領域を形成し、さ
らにベース領域内に一導電型のエミッタ領域を形成した
ものにおいて、上記コレクタ領域と同一導電型の高濃度
不純物を、少な（ともベース領域と略同一深さで、かつ
該ベース領域と隣接するコレクタ領域に例えば、イオン
注入して高濃度不純物領域を形成したものである。
点を解決するための技術的手段は、コレクタ領域となる
一導電型の基板に、他導電型のベース領域を形成し、さ
らにベース領域内に一導電型のエミッタ領域を形成した
ものにおいて、上記コレクタ領域と同一導電型の高濃度
不純物を、少な（ともベース領域と略同一深さで、かつ
該ベース領域と隣接するコレクタ領域に例えば、イオン
注入して高濃度不純物領域を形成したものである。
立里
上記技術的手段のように、コレクタ領域に高濃度不純物
領域を深く形成したことにより、ベース領域との間で電
流経路の広いＰＮ接合部を有する保護用ダイオードを半
導体装置に設けたから、ブレイクダウン電圧を所望の値
に設定し難い問題点を容易に解決し得る。
領域を深く形成したことにより、ベース領域との間で電
流経路の広いＰＮ接合部を有する保護用ダイオードを半
導体装置に設けたから、ブレイクダウン電圧を所望の値
に設定し難い問題点を容易に解決し得る。
」３列。
本発明に係る半導体装置の一実施例を第１図乃至第３図
を参照しながら説明する。第１図に示す半導体装置は、
第４図に示すＰＮＰ型トランジスタへの通用例であり、
第４図と同一部分には同一参照符号を付しその説明を省
略する。
を参照しながら説明する。第１図に示す半導体装置は、
第４図に示すＰＮＰ型トランジスタへの通用例であり、
第４図と同一部分には同一参照符号を付しその説明を省
略する。
本発明の特徴は高濃度不純物領域（４゛）にある。即ち
、第１図に示すようにベース領域（２）と隣接するコレ
クタ領＠（１）の表面に、該コレクタ領域（１）と同一
導電型、即ち、ボロン等のＰ＋型の高濃度不純物をイオ
ン注入法によりドーピングし、更に高温熱処理によって
Ｐ＋型の高濃度不純物領域Ｃ４゛）を深く形成する。
、第１図に示すようにベース領域（２）と隣接するコレ
クタ領＠（１）の表面に、該コレクタ領域（１）と同一
導電型、即ち、ボロン等のＰ＋型の高濃度不純物をイオ
ン注入法によりドーピングし、更に高温熱処理によって
Ｐ＋型の高濃度不純物領域Ｃ４゛）を深く形成する。
この高濃度不純物領域（４゛）の形成によりベース領域
（２）との間でＰＮ接合部（９”）を形成し、保護用ダ
イオードを半導体装置内に作り込んで、第２図に示すよ
うにコレクターベース間に保護用ダイオード（１０）を
接続したサージ吸収回路を構成し、サージ電流に対して
半導体装置自体を保護する。上記高濃度不純物領域（４
゛）は、少なくともベース領域（２）の深さと略同−程
度に形成されているので、上記ＰＮ接合部（９°）での
接合面積が大きくなる。そこでＰＮ接合部（９゛）での
電流経路が広くなるため、コレクターヘース間に逆電圧
を印加すると、第３図の逆毛圧−逆電流特性に示すよう
に、印加する逆電圧に応じてブレイクダウン電圧が変動
することなく、またこのブレイクダウンにより流れる逆
電流が発振することもなくなって安定した耐圧の設定を
行うことが可能となる。
（２）との間でＰＮ接合部（９”）を形成し、保護用ダ
イオードを半導体装置内に作り込んで、第２図に示すよ
うにコレクターベース間に保護用ダイオード（１０）を
接続したサージ吸収回路を構成し、サージ電流に対して
半導体装置自体を保護する。上記高濃度不純物領域（４
゛）は、少なくともベース領域（２）の深さと略同−程
度に形成されているので、上記ＰＮ接合部（９°）での
接合面積が大きくなる。そこでＰＮ接合部（９゛）での
電流経路が広くなるため、コレクターヘース間に逆電圧
を印加すると、第３図の逆毛圧−逆電流特性に示すよう
に、印加する逆電圧に応じてブレイクダウン電圧が変動
することなく、またこのブレイクダウンにより流れる逆
電流が発振することもなくなって安定した耐圧の設定を
行うことが可能となる。
尚、上記実施例では、ＰＮＰ型トランジスタへの適用例
で説明したが、本発明はこれに限定することなく、ＮＰ
Ｎ型トランジスタへの通用も可能であるのは勿論である
。本発明をＮＰＮ型トランジスタに適用した場合、コレ
クタ領域となるＮ型のサブストレートに、該コレクタ領
域と同一導電型、即ち、リン等のＮ生型の高濃度不純物
をイオン注入法によりドーピングし、Ｎ生型の高濃度不
純物領域を形成すればよい。
で説明したが、本発明はこれに限定することなく、ＮＰ
Ｎ型トランジスタへの通用も可能であるのは勿論である
。本発明をＮＰＮ型トランジスタに適用した場合、コレ
クタ領域となるＮ型のサブストレートに、該コレクタ領
域と同一導電型、即ち、リン等のＮ生型の高濃度不純物
をイオン注入法によりドーピングし、Ｎ生型の高濃度不
純物領域を形成すればよい。
発所勿泣来
本発明によれば、コレクタ領域と同一導電型の高濃度不
純物領域を、少なくともベース領域と略同一深さで、該
ベース領域と隣接するエミッタ領域に形成したことによ
り、印加する逆電圧に対してブレイクダウン電圧がばら
つくことなく、このブレイクダウンにより流れる電流も
安定して耐圧を所望の値に容易に設定することができ、
信頼性の高い製品を提供することが可能となる。
純物領域を、少なくともベース領域と略同一深さで、該
ベース領域と隣接するエミッタ領域に形成したことによ
り、印加する逆電圧に対してブレイクダウン電圧がばら
つくことなく、このブレイクダウンにより流れる電流も
安定して耐圧を所望の値に容易に設定することができ、
信頼性の高い製品を提供することが可能となる。
第１図は本発明に係る半導体装置の一実施例を示す断面
図、第２図は本発明装置の等価回路を示す概略回路図、
第３図は本発明装置での逆電圧印加時における逆電圧−
逆電流特性を示す耐圧特性図である。第４図は本発明の
前提となる半導体装置の具体例を示す断面図、第５図は
第４図装置での逆電圧印加時における逆電圧−逆電流特
性を示す耐圧特性線図である。 （１）−・−コレクタ領域、（２）−ベース領域、（３
）−エミッタ領域、（４） （４’ ）〜高濃度不純
物領域。 第１図 第３図
図、第２図は本発明装置の等価回路を示す概略回路図、
第３図は本発明装置での逆電圧印加時における逆電圧−
逆電流特性を示す耐圧特性図である。第４図は本発明の
前提となる半導体装置の具体例を示す断面図、第５図は
第４図装置での逆電圧印加時における逆電圧−逆電流特
性を示す耐圧特性線図である。 （１）−・−コレクタ領域、（２）−ベース領域、（３
）−エミッタ領域、（４） （４’ ）〜高濃度不純
物領域。 第１図 第３図
Claims (1)
- （１）コレクタ領域となる一導電型の基板に、他導電型
のベース領域を形成し、さらにベース領域内に一導電型
のエミッタ領域を形成したものにおいて、 上記コレクタ領域と同一導電型の高濃度不純物領域を、
少なくともベース領域と略同一深さで、かつ該ベース領
域と隣接するコレクタ領域に形成したことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3903085A JPS61198777A (ja) | 1985-02-28 | 1985-02-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3903085A JPS61198777A (ja) | 1985-02-28 | 1985-02-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198777A true JPS61198777A (ja) | 1986-09-03 |
Family
ID=12541709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3903085A Pending JPS61198777A (ja) | 1985-02-28 | 1985-02-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198777A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014101A (en) * | 1989-01-21 | 1991-05-07 | Lucas Industries Public Limited Company | Semiconductor IGBT with improved turn-off switching time |
-
1985
- 1985-02-28 JP JP3903085A patent/JPS61198777A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014101A (en) * | 1989-01-21 | 1991-05-07 | Lucas Industries Public Limited Company | Semiconductor IGBT with improved turn-off switching time |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6919603B2 (en) | Efficient protection structure for reverse pin-to-pin electrostatic discharge | |
| US6236087B1 (en) | SCR cell for electrical overstress protection of electronic circuits | |
| JP3168874B2 (ja) | 半導体装置 | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JPS6358380B2 (ja) | ||
| JPH06177330A (ja) | 半導体装置 | |
| EP0103306B1 (en) | Semiconductor protective device | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| JPH022153A (ja) | 集積回路を過電圧に対して保護する保護構造及び回路 | |
| JPS61198777A (ja) | 半導体装置 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPS6211787B2 (ja) | ||
| JP2854900B2 (ja) | 半導体装置 | |
| KR900006354B1 (ko) | 수직형 퓨즈 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPS58121663A (ja) | 半導体集積回路装置 | |
| JPH0766958B2 (ja) | 静電保護回路 | |
| JPH0715010A (ja) | 半導体装置の保護回路 | |
| JPH0478162A (ja) | 集積回路用保護装置 | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| JPS62179756A (ja) | 半導体装置 | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPS60103658A (ja) | 半導体集積回路 | |
| JPS6336554A (ja) | 半導体装置 |