JPS61198642A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61198642A JPS61198642A JP4037385A JP4037385A JPS61198642A JP S61198642 A JPS61198642 A JP S61198642A JP 4037385 A JP4037385 A JP 4037385A JP 4037385 A JP4037385 A JP 4037385A JP S61198642 A JPS61198642 A JP S61198642A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor element
- semiconductor device
- cathode
- guide groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野コ
この発明は半導体ｉｉｗ、特に、半導体素子と熱補償板
とを加圧接触させた構造を有する半導体装置において加
圧接触による半導体素子上の応力分布むらを低減するよ
うにした半導体’ｉＡＨに関する。
とを加圧接触させた構造を有する半導体装置において加
圧接触による半導体素子上の応力分布むらを低減するよ
うにした半導体’ｉＡＨに関する。
［従来の技術］
第５図は従来の加圧接触構造を有する半導体装置の一実
施例の組立因である。以下、第５図を参照して従来の半
導体装置の構成部品について説明する。７ランジ付きア
ノード側網ポスト電極１が半導体素子２のアノード面側
に設置される。半導体素子２のアノード面は半導体素子
２と同様の熱膨張係数を有するモリブデン板またはタン
グステン板を用いて機械的に補強される。半導体素子２
のカソード側にはたとえばモリブデンからなるカソード
側電極板３が設けられる。ざらに、制御電極配線６は制
御電極固定具５ａを用いてその位置を固定され、かつ電
気的に絶縁される。制御電極配線６は、また、制御電極
固定具５ａを介して座金５ｂおよび皿ばね５Ｃを用いて
半導体素子２の所定の領域に一定の圧力で圧接される。
施例の組立因である。以下、第５図を参照して従来の半
導体装置の構成部品について説明する。７ランジ付きア
ノード側網ポスト電極１が半導体素子２のアノード面側
に設置される。半導体素子２のアノード面は半導体素子
２と同様の熱膨張係数を有するモリブデン板またはタン
グステン板を用いて機械的に補強される。半導体素子２
のカソード側にはたとえばモリブデンからなるカソード
側電極板３が設けられる。ざらに、制御電極配線６は制
御電極固定具５ａを用いてその位置を固定され、かつ電
気的に絶縁される。制御電極配線６は、また、制御電極
固定具５ａを介して座金５ｂおよび皿ばね５Ｃを用いて
半導体素子２の所定の領域に一定の圧力で圧接される。
ざらに、カソード側にはカソード側電極板３を介して半
導体素子２のカソード側表面に圧接されるカソード側胴
ポスト電極７が配置される。カソード銅鋼ポスト電極７
には、固定具５ａ、座金５ｂおよび皿ばね５Ｃを固定し
、かつ１ｌＪＩｌ］電極配線６を外部へ引出すための案
内溝８が設けられる。上述の構成部品は絶縁性のセラミ
ックパッケージ９内に収められ、制御電極配線６はセラ
ミックパッケージ９に設けられた制御電極配線引出用パ
イプ１０を介して外部へ引出される。
導体素子２のカソード側表面に圧接されるカソード側胴
ポスト電極７が配置される。カソード銅鋼ポスト電極７
には、固定具５ａ、座金５ｂおよび皿ばね５Ｃを固定し
、かつ１ｌＪＩｌ］電極配線６を外部へ引出すための案
内溝８が設けられる。上述の構成部品は絶縁性のセラミ
ックパッケージ９内に収められ、制御電極配線６はセラ
ミックパッケージ９に設けられた制御電極配線引出用パ
イプ１０を介して外部へ引出される。
ここで、アノード面およびカソード側に設けられるモリ
ブデン板またはタングステン板は半導体素子２と同様の
熱膨張係数を有し、半導体素子２の熱補償板として機能
し、半導体素子２が熱応力により破壊されるのを防止す
る。
ブデン板またはタングステン板は半導体素子２と同様の
熱膨張係数を有し、半導体素子２の熱補償板として機能
し、半導体素子２が熱応力により破壊されるのを防止す
る。
また、銅ポスト電極１．７はともに半導体素子２で発生
する熱を放散する機能をも有する。
する熱を放散する機能をも有する。
次に半導体装置の組立て・構成について説明する。カソ
ード側網ボスト電極７は７ランジを有し、このフランジ
部がセラミックパッケージ９に溶接される。次に、カソ
ード側胴ポスト電極７に設けられた中心穴の部分にばね
５Ｃおよび平座金５ｂを組み込む。その俵、制御電極配
線６を制御電極固定具５ａに組み込み、セラミックパッ
ケージ９の制御電極配線引出用バイブ１０へ通すととも
に案内溝８へ配設する。次に、カソード側電極板３をカ
ソード側網ボスト電極７の上に置き、゛さらにそのカソ
ード面がカソード側胴ポスト電極７と接するように半導
体素子２を配置し、最後に７ランジ付きアノード側網ポ
スト電極１を半導体素子２上に配置する。最後に、７ラ
ンジ付きアノード側網ポスト電極１のフランジ部をセラ
ミックパッケージ９に溶接して１つの半導体装置が構成
される。
ード側網ボスト電極７は７ランジを有し、このフランジ
部がセラミックパッケージ９に溶接される。次に、カソ
ード側胴ポスト電極７に設けられた中心穴の部分にばね
５Ｃおよび平座金５ｂを組み込む。その俵、制御電極配
線６を制御電極固定具５ａに組み込み、セラミックパッ
ケージ９の制御電極配線引出用バイブ１０へ通すととも
に案内溝８へ配設する。次に、カソード側電極板３をカ
ソード側網ボスト電極７の上に置き、゛さらにそのカソ
ード面がカソード側胴ポスト電極７と接するように半導
体素子２を配置し、最後に７ランジ付きアノード側網ポ
スト電極１を半導体素子２上に配置する。最後に、７ラ
ンジ付きアノード側網ポスト電極１のフランジ部をセラ
ミックパッケージ９に溶接して１つの半導体装置が構成
される。
［発明が解決しようとする同層点］
従来の半導体装置は上述のように構成され、半導体素子
２のカソード面にモリブデン板またはタングステン板か
らなるカソード側電極板３を介してカソード側網ボスト
電極７の？１ｌＩＩｌ電極引出用案内溝８が圧接される
。
２のカソード面にモリブデン板またはタングステン板か
らなるカソード側電極板３を介してカソード側網ボスト
電極７の？１ｌＩＩｌ電極引出用案内溝８が圧接される
。
第６図は上述の構造における半導体素子のカソード面に
おける応力分布を示す図である。第６図から見られるよ
うに、案内溝８が半導体素子２のカソード面に圧接され
るので、カソード側網ボスト電極７の案内ｌＩ８から遠
い周辺部においては、適正圧接力の３ないし４倍以上の
応力が半導体素子２へ与えられる。一方、案内溝８の部
分では、モリブデン板またはタングステン板からなるカ
ソード側電極板３の弾性変形によるわずかな圧接力しか
作用せず、同一半導体素子上で圧接力の著しい分布むら
が発生する。ここで、制御電極固定具５ａは座金５ｆｉ
Ｊ５よび皿ばね５Ｃを介して半導体素子２へ接している
だけであり、それほど大きな圧接力を半導体素子２へ与
えない。
おける応力分布を示す図である。第６図から見られるよ
うに、案内溝８が半導体素子２のカソード面に圧接され
るので、カソード側網ボスト電極７の案内ｌＩ８から遠
い周辺部においては、適正圧接力の３ないし４倍以上の
応力が半導体素子２へ与えられる。一方、案内溝８の部
分では、モリブデン板またはタングステン板からなるカ
ソード側電極板３の弾性変形によるわずかな圧接力しか
作用せず、同一半導体素子上で圧接力の著しい分布むら
が発生する。ここで、制御電極固定具５ａは座金５ｆｉ
Ｊ５よび皿ばね５Ｃを介して半導体素子２へ接している
だけであり、それほど大きな圧接力を半導体素子２へ与
えない。
半導体素子において、圧接力の大きい部分は圧接力の小
さな部分よりもターンオフ時間が長くなることが知られ
ている。したがって、上述の圧接力の分布むらは同一半
導体素子上でターンオフ時間のばらつきを発生させ、そ
の結果、電流集中による素子破壊をもたらすという原因
となっていた。
さな部分よりもターンオフ時間が長くなることが知られ
ている。したがって、上述の圧接力の分布むらは同一半
導体素子上でターンオフ時間のばらつきを発生させ、そ
の結果、電流集中による素子破壊をもたらすという原因
となっていた。
上述の問題点の対策として従来は、カソード側電極板３
の厚みを増すことによって圧接力の分布むらを緩和して
いた。しかし、カソード側電極板を構成するモリブデン
またはタングステンの電気抵抗率は銅の約３倍と大きく
、またその熱伝導率も銅の約２ないし３倍であるので、
厚いモリブデン板またはタングステン板を用いれば、半
導体装置の重要な特性であるオン電圧および過渡熱イン
ピーダンスを悪化させるという欠点があった。
の厚みを増すことによって圧接力の分布むらを緩和して
いた。しかし、カソード側電極板を構成するモリブデン
またはタングステンの電気抵抗率は銅の約３倍と大きく
、またその熱伝導率も銅の約２ないし３倍であるので、
厚いモリブデン板またはタングステン板を用いれば、半
導体装置の重要な特性であるオン電圧および過渡熱イン
ピーダンスを悪化させるという欠点があった。
また、従来の半導体装置はその構造上、半導体素子２の
直径が同一である場合においても、半導体素子２の厚み
の違い、制御電極または内部ライトガイドの引出方式の
違いによる制御電極または内部ライトガイド引出用案内
溝の形状の違いに応じてそれぞれ異なったカンード側銅
ボスト電極７付セラミックパッケージ９を用意しなけれ
ばならないという欠点もあった。なぜなら、通常、カソ
ード銅ポスト電極７とセラミックパッケージ９とは一体
物として用意されるからである。
直径が同一である場合においても、半導体素子２の厚み
の違い、制御電極または内部ライトガイドの引出方式の
違いによる制御電極または内部ライトガイド引出用案内
溝の形状の違いに応じてそれぞれ異なったカンード側銅
ボスト電極７付セラミックパッケージ９を用意しなけれ
ばならないという欠点もあった。なぜなら、通常、カソ
ード銅ポスト電極７とセラミックパッケージ９とは一体
物として用意されるからである。
さらに、上述の構造においては、制御電極配線６を案内
溝８に配設するまでに手間がかかるという欠点もあった
。
溝８に配設するまでに手間がかかるという欠点もあった
。
それゆえ、この発明の目的は上述のような欠点を除去し
、素子のカソード面への圧接力の分布むらを緩和して構
造的な応力集中に起因する素子破壊を低減し、かつカソ
ード電極用モリブデンまたはタングステン板の厚みを薄
くすることを可能にしてオン電圧および過渡熱インピー
ダンス等の素子特性を改善し、かつさらに同一径の半導
体素子に対しセラミックパッケージを共通化できる等の
利点を有する半導体装置を提供することである。
、素子のカソード面への圧接力の分布むらを緩和して構
造的な応力集中に起因する素子破壊を低減し、かつカソ
ード電極用モリブデンまたはタングステン板の厚みを薄
くすることを可能にしてオン電圧および過渡熱インピー
ダンス等の素子特性を改善し、かつさらに同一径の半導
体素子に対しセラミックパッケージを共通化できる等の
利点を有する半導体装置を提供することである。
［問題点を解決するための手段］
この発明においては、第１電極板、典型的にはカソード
電極板に圧接される電極配線引出用案内溝が設けられて
いる７ランジ付き第１電極側鋼ポスト電極を、セラミッ
クパッケージに固定された７ランジ付き第１電極側銅電
極ベース部と、厚みおよび電極配線引出方式の異なる個
々の半導体素子に応じた制御電極配線引出用案内溝を有
する第１１１１極側銅ポストブロツクとの分割構造とす
る。
電極板に圧接される電極配線引出用案内溝が設けられて
いる７ランジ付き第１電極側鋼ポスト電極を、セラミッ
クパッケージに固定された７ランジ付き第１電極側銅電
極ベース部と、厚みおよび電極配線引出方式の異なる個
々の半導体素子に応じた制御電極配線引出用案内溝を有
する第１１１１極側銅ポストブロツクとの分割構造とす
る。
さらに、カソード側副ポストブロックに設けられる案内
溝は銅電極ベース部に圧接され、半導体素子には第１Ｎ
極板を介して第１電極側鋼ポストブロツクの案内溝のな
い平面が圧接されるように組合わせる方式とする。
溝は銅電極ベース部に圧接され、半導体素子には第１Ｎ
極板を介して第１電極側鋼ポストブロツクの案内溝のな
い平面が圧接されるように組合わせる方式とする。
［作用］
上述の構成とすることにより、第１電極側鋼ポスト電極
の第１電極側電極板を介して半導体素子と接する表面に
は案内溝がないので、半導体素子の第１電極面には圧接
力の分布むらが生じない。
の第１電極側電極板を介して半導体素子と接する表面に
は案内溝がないので、半導体素子の第１電極面には圧接
力の分布むらが生じない。
したがって、従来の半導体装置において生じていた圧接
力の分布むらに起因する素子破壊が低減され、さらに薄
い第１電極板を使用することができるので、オン電圧お
よび過渡熱インピーダンス等の素子特性が改善される。
力の分布むらに起因する素子破壊が低減され、さらに薄
い第１電極板を使用することができるので、オン電圧お
よび過渡熱インピーダンス等の素子特性が改善される。
またさらに、半導体素子の制御電極配線引出方式に応じ
て銅ポストブロックのみを変更するだけで良いので、同
一の直径を有する半導体素子に対しセラミックパッケー
ジの共通化を図ることが可能となり製造コストを低減す
ることができる。
て銅ポストブロックのみを変更するだけで良いので、同
一の直径を有する半導体素子に対しセラミックパッケー
ジの共通化を図ることが可能となり製造コストを低減す
ることができる。
またさらに、上述の構成においては、第１電極側銅電極
ベース部上に配設された制御電極配線に案内溝を合わせ
るだけなので、半導体装置の組立てを容易に行なうこと
ができる。
ベース部上に配設された制御電極配線に案内溝を合わせ
るだけなので、半導体装置の組立てを容易に行なうこと
ができる。
［発明の実施例］
以下、この発明の一実施例について図を参照して説明す
る。
る。
第１図はこの発明の一実施例である半導体装置の図であ
る。第１図において、第５図に示される従来の半導体装
置と同一部分には同一の参照番号が付されている。この
発明の特徴として従来例と異なり、カソード側副ボスト
電極は、制ａ’ｌａ極配線引出用案内溝８が設けられた
銅ボストブロック４とフランジ付きの、セラミックパッ
ケージ９に固定されるカソード側銅電極ベース部１１と
に分割される。７ランジ付きカソード１ＩＪ４電極ベー
ス部１１はその７ランジ部がセラミックパッケージ９に
溶接されて固定される。
る。第１図において、第５図に示される従来の半導体装
置と同一部分には同一の参照番号が付されている。この
発明の特徴として従来例と異なり、カソード側副ボスト
電極は、制ａ’ｌａ極配線引出用案内溝８が設けられた
銅ボストブロック４とフランジ付きの、セラミックパッ
ケージ９に固定されるカソード側銅電極ベース部１１と
に分割される。７ランジ付きカソード１ＩＪ４電極ベー
ス部１１はその７ランジ部がセラミックパッケージ９に
溶接されて固定される。
次に第１図に示される半導体装置の組立構成について説
明する。まず、フランジ付きカソード側銅電極ベース部
１１の７ランジがセラミックパッケージ９に溶接されて
固定される。通常、銅電極ベース部１１とセラミックパ
ッケージ９とが一体物として組立工程へ与えられる。制
御電極配線６を制＠電極固定具５ａに組み込んだ債、セ
ラミックパッケージ９に設けられたＩｌｌ ｍ電極引出
用バイブ１０へ通して配線６を外部へ引出す。次にセラ
ミックパッケージ９に溶接して固定されたカソード側銅
電極ベース部１１の中心穴に、座金５ｂ。
明する。まず、フランジ付きカソード側銅電極ベース部
１１の７ランジがセラミックパッケージ９に溶接されて
固定される。通常、銅電極ベース部１１とセラミックパ
ッケージ９とが一体物として組立工程へ与えられる。制
御電極配線６を制＠電極固定具５ａに組み込んだ債、セ
ラミックパッケージ９に設けられたＩｌｌ ｍ電極引出
用バイブ１０へ通して配線６を外部へ引出す。次にセラ
ミックパッケージ９に溶接して固定されたカソード側銅
電極ベース部１１の中心穴に、座金５ｂ。
ばね、たとえば皿ばね５Ｃを組み込んだ侵、制御電極配
線６および制御電極固定具５ａを組み込む。
線６および制御電極固定具５ａを組み込む。
次に、制御電極引出用案内溝８がカソード側銅電極ベー
ス部１１と接するようにカソード側胴ポストブロック４
を配置する。ざらに、銅ボストブロック４の上にカソー
ド電極用のモリブデン板またはタングステン板３を配置
する。次にカソード側電極板３にそのカソード面が接す
るように半導体素子２を重ね、さらに半導体素子２上に
７ランジ付きアノード側胴ポスト電極１を配設する。最
優にフランジ付きアノード銅鋼ポスト電極１のフランジ
部とセラミックパッケージ９とを溶接する。
ス部１１と接するようにカソード側胴ポストブロック４
を配置する。ざらに、銅ボストブロック４の上にカソー
ド電極用のモリブデン板またはタングステン板３を配置
する。次にカソード側電極板３にそのカソード面が接す
るように半導体素子２を重ね、さらに半導体素子２上に
７ランジ付きアノード側胴ポスト電極１を配設する。最
優にフランジ付きアノード銅鋼ポスト電極１のフランジ
部とセラミックパッケージ９とを溶接する。
以上の工程により１つの半導体装置が形成される。
なお、上記実施例においては、センターゲート圧接方式
の半導体装置について説明したが、他の方式の半導体装
置、たとえば、第４図に示されるワイヤボンディングに
よるセンターゲート方式の半導体装置、第５図に示され
る中間リングゲート方式の半導体装置、および第６図に
示されるセンターリングゲート圧接方式の半導体装置等
においても、案内溝８の形状を変えるだけで上記実施例
と同様の効果が得られる。
の半導体装置について説明したが、他の方式の半導体装
置、たとえば、第４図に示されるワイヤボンディングに
よるセンターゲート方式の半導体装置、第５図に示され
る中間リングゲート方式の半導体装置、および第６図に
示されるセンターリングゲート圧接方式の半導体装置等
においても、案内溝８の形状を変えるだけで上記実施例
と同様の効果が得られる。
また、上記実施例においてはカソード電極面に制御電極
が接するとしているが、アノード電極面に制御電極が接
する構造の半導体装置においても、カソードと７ノード
とを置換えるだけで上記実施例と同様の効果が得られる
。
が接するとしているが、アノード電極面に制御電極が接
する構造の半導体装置においても、カソードと７ノード
とを置換えるだけで上記実施例と同様の効果が得られる
。
また、上記実施例においては、制御電極を有し、制御電
極に与えられる電気信号に応答して動作する半導体装置
について説明したが、内部ライトガイドを有して、光信
号に応答して動作する光半導体装置においても上記実施
例と同様の効果を得ることができる。
極に与えられる電気信号に応答して動作する半導体装置
について説明したが、内部ライトガイドを有して、光信
号に応答して動作する光半導体装置においても上記実施
例と同様の効果を得ることができる。
［発明の効果］
以上のように、この発明によれば、第１電極板に圧接さ
れる第１電極側銅ポスト電極の表面に溝部がないので、
半導体素子の第１電極面における圧接力の分布むらが低
減され素子特性が改善される。また、第１電極側鋼ポス
ト電極のみの交換で、同一の素子の直径を有する半導体
素子に対し共通のセラミックパッケージを使用すること
ができるので、半導体装置を安価に供給することが可能
となる。またさらに、カソード側胴ポスト電極の構造を
案内溝を有する部分と案内溝のない部分とに分割してい
るので、電極配線を組み込む工程は容易となる。
れる第１電極側銅ポスト電極の表面に溝部がないので、
半導体素子の第１電極面における圧接力の分布むらが低
減され素子特性が改善される。また、第１電極側鋼ポス
ト電極のみの交換で、同一の素子の直径を有する半導体
素子に対し共通のセラミックパッケージを使用すること
ができるので、半導体装置を安価に供給することが可能
となる。またさらに、カソード側胴ポスト電極の構造を
案内溝を有する部分と案内溝のない部分とに分割してい
るので、電極配線を組み込む工程は容易となる。
第１図はこの発明の一実施例である半導体装置の組立図
である。第２図はこの発明の第２の実施例であるワイヤ
ボンディングによるセンターゲート方式の半導体装置に
おける制御電極配線引出しの方法を示す図である。第３
図はこの発明の第３の実施例である中間リングゲート方
式の半導体装置における制ｍ電極配線引出しの方法を示
す図である。第４図はこの発明の第４の実施例であるセ
ンターリングゲート圧接方式の半導体装置における制ｍ
電極配線の引出方法を示す図である。第５図は従来の半
導体装置の一例における組立図である。第６図は第５図
に示される半導体装置の半導体素子表面における圧接力
の分布を示す図である。 図において、１は７ランジ付きアノード側胴ポスト電極
、２は半導体素子、３はカソード側電極板、４はカソー
ド側網ボストブロック、５ａは制御電極固定具、５ｂは
座金、５Ｃはばね、６は制御ｌｌ！極配線、７はカソー
ド銅鋼ポスト電極、８は制御電極配線引出用案内溝、９
はセラミックパッケージ、１０は制御電極配線引出用バ
イブ、１１はフランジ付きカソード側銅電極ベース部。 なお、図中、同符号は同一または相当部を示す。 代 理 人 大 岩 増 雄第り図 第２図 第３図 ２： 千傳体素子 ４：カソードイ０・１＠ボ
スト７’ Ｄ ＋７７６：制町電＠配祿 ８：室内溝 第４図 ２ ： 午す側体′素−子 ４ ：
力・ツートイ菅−Ｉｎオでストア”０．７７６： 酌
目吋零へ劇ｃ基虻 ８二 室内↓第 ５圓 ５、：座４ ５ｃ“−パ゛ネ第 ６ 図 ３： 力゛ノード１＠−１電本シｔ（９：セラミックパ
＝ｔ’ｒ−じ手続補正書（自発） １、事件の表示 特願昭６０−４０３７３号２、発
明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社住 所 東
京都千代田区丸の内二丁目２番３号５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第５頁第１９行の［′ｉｔＡ極７の案内
溝８から遠い周辺部」を「電極７の周辺部」に訂正する
。 （２） 明細書第９頁第４行の「生じない」を「生じに
くい」に訂正する。 （３） 明細書第１１頁第１９行の「第４図」を「第２
図」に訂正する。 （４） 明細書筒１２頁Ｉ１１行の「第５図」を「第３
図」に訂正する。 （５） 明細書第１２頁第２行の「第６図」を１第４図
」に訂正する。 （６） 明細書第１２頁第４行の「案内溝８」を［カソ
ード側御ポストブロック４］に訂正する。 以上
である。第２図はこの発明の第２の実施例であるワイヤ
ボンディングによるセンターゲート方式の半導体装置に
おける制御電極配線引出しの方法を示す図である。第３
図はこの発明の第３の実施例である中間リングゲート方
式の半導体装置における制ｍ電極配線引出しの方法を示
す図である。第４図はこの発明の第４の実施例であるセ
ンターリングゲート圧接方式の半導体装置における制ｍ
電極配線の引出方法を示す図である。第５図は従来の半
導体装置の一例における組立図である。第６図は第５図
に示される半導体装置の半導体素子表面における圧接力
の分布を示す図である。 図において、１は７ランジ付きアノード側胴ポスト電極
、２は半導体素子、３はカソード側電極板、４はカソー
ド側網ボストブロック、５ａは制御電極固定具、５ｂは
座金、５Ｃはばね、６は制御ｌｌ！極配線、７はカソー
ド銅鋼ポスト電極、８は制御電極配線引出用案内溝、９
はセラミックパッケージ、１０は制御電極配線引出用バ
イブ、１１はフランジ付きカソード側銅電極ベース部。 なお、図中、同符号は同一または相当部を示す。 代 理 人 大 岩 増 雄第り図 第２図 第３図 ２： 千傳体素子 ４：カソードイ０・１＠ボ
スト７’ Ｄ ＋７７６：制町電＠配祿 ８：室内溝 第４図 ２ ： 午す側体′素−子 ４ ：
力・ツートイ菅−Ｉｎオでストア”０．７７６： 酌
目吋零へ劇ｃ基虻 ８二 室内↓第 ５圓 ５、：座４ ５ｃ“−パ゛ネ第 ６ 図 ３： 力゛ノード１＠−１電本シｔ（９：セラミックパ
＝ｔ’ｒ−じ手続補正書（自発） １、事件の表示 特願昭６０−４０３７３号２、発
明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社住 所 東
京都千代田区丸の内二丁目２番３号５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第５頁第１９行の［′ｉｔＡ極７の案内
溝８から遠い周辺部」を「電極７の周辺部」に訂正する
。 （２） 明細書第９頁第４行の「生じない」を「生じに
くい」に訂正する。 （３） 明細書第１１頁第１９行の「第４図」を「第２
図」に訂正する。 （４） 明細書筒１２頁Ｉ１１行の「第５図」を「第３
図」に訂正する。 （５） 明細書第１２頁第２行の「第６図」を１第４図
」に訂正する。 （６） 明細書第１２頁第４行の「案内溝８」を［カソ
ード側御ポストブロック４］に訂正する。 以上
Claims (4)
- （１）互いに異なる表面上に形成される第１電極ならび
に第２電極および第３電極を有する半導体素子に対し、
前記第１および第２電極表面上にそれぞれ熱補償板を配
して半導体素子本体を構成し、前記熱補償板上にさらに
それぞれ電極となる導電性支持体を配置して前記半導体
素子本体および前記導電性支持体を外周絶縁物内に配設
するとともに、前記第３電極の配線を前記第１電極側の
前記導電性支持体に設けられた案内溝を介して外部に取
出す構成の半導体装置であって、 前記第１電極側の導電性支持体は、 前記案内溝が形成された一方表面と前記案内溝が形成さ
れない他方表面とを有する第１の部材と、前記外周絶縁
物に固定される第２の部材とからなる分割構造を有し、 前記一方表面は前記第２の部材に、前記他方表面は前記
半導体素子本体にそれぞれ圧接されることを特徴とする
半導体装置。 - （２）前記半導体装置は前記配線を介して前記第３電極
に与えられる電気信号に応答してオン・オフする、特許
請求の範囲第１項記載の半導体装置。 - （３）前記半導体装置は、前記配線を介して前記第３電
極に与えられる光信号に応答してオン・オフする、特許
請求の範囲第１項記載の半導体装置。 - （４）前記第１電極はカソード電極である、特許請求の
範囲第１項ないし第３項のいずれかに記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4037385A JPS61198642A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4037385A JPS61198642A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198642A true JPS61198642A (ja) | 1986-09-03 |
Family
ID=12578844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4037385A Pending JPS61198642A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102933A (ja) * | 1987-10-16 | 1989-04-20 | Toshiba Corp | 圧接平型半導体装置 |
-
1985
- 1985-02-27 JP JP4037385A patent/JPS61198642A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102933A (ja) * | 1987-10-16 | 1989-04-20 | Toshiba Corp | 圧接平型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3256636B2 (ja) | 圧接型半導体装置 | |
| JPH06188411A (ja) | カットオフ可能な高出力半導体素子 | |
| JPH0760893B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002222916A (ja) | 圧接型半導体装置 | |
| KR940008217B1 (ko) | 전력용 압접형 반도체장치 | |
| JPS61198642A (ja) | 半導体装置 | |
| JPH08241956A (ja) | 半導体素子の圧力接触ハウジング | |
| JP3266281B2 (ja) | 逆導通サイリスタ装置、圧接型半導体装置及び半導体基板 | |
| US5189509A (en) | Semiconductor device and electrode block for the same | |
| JPS5999769A (ja) | 半導体装置 | |
| KR20000005722A (ko) | 압접형반도체소자및전력변환장치 | |
| JPH09213880A (ja) | 内部圧接型半導体装置 | |
| US6339231B1 (en) | Gate commutated turn-off thyristor module | |
| JP3375812B2 (ja) | 圧接型半導体装置及び半導体素子 | |
| JPH0289351A (ja) | 半導体装置 | |
| JP3989583B2 (ja) | 圧接型半導体装置 | |
| JP3161190B2 (ja) | 平型半導体装置 | |
| JP3351537B2 (ja) | 圧接型半導体装置 | |
| JPH0738082A (ja) | 圧接型半導体装置 | |
| JPH0328518Y2 (ja) | ||
| JP2606885Y2 (ja) | サージ吸収素子 | |
| JPH09135019A (ja) | 静電誘導サイリスタ | |
| KR20040078900A (ko) | 전자관 | |
| JP2714115B2 (ja) | 電力用半導体スイッチ装置 | |
| JPS6339972Y2 (ja) |