JP3989583B2 - 圧接型半導体装置 - Google Patents
圧接型半導体装置 Download PDFInfo
- Publication number
- JP3989583B2 JP3989583B2 JP06981997A JP6981997A JP3989583B2 JP 3989583 B2 JP3989583 B2 JP 3989583B2 JP 06981997 A JP06981997 A JP 06981997A JP 6981997 A JP6981997 A JP 6981997A JP 3989583 B2 JP3989583 B2 JP 3989583B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate electrode
- ring
- terminal plate
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は圧接型半導体装置に関し、特にゲート転流型ターンオフサイリスタ（ＧＣＴ）に関する。
【０００２】
【従来の技術】
ゲート転流型ターンオフサイリスタ（以後、ＧＣＴサイリスタと呼称）は、ゲートターンオフサイリスタ（以後、ＧＴＯサイリスタと呼称）と異なり、ゲート逆電流の上昇率をＧＴＯサイリスタの１００倍程度に高め、主電流をすべてゲート回路に流して（転流して）ターンオフ動作を行うものである。
【０００３】
図１３および図１４に、ＧＣＴサイリスタ９０の断面構成および平面構成を示す。なお、図１４は、図１３に示す矢印方向からＧＣＴサイリスタ９０を見た平面図である。従って、図１４の線ＳＡ−ＳＢに関する縦断面図が図１３にあたる。
【０００４】
図１３において、ＧＣＴサイリスタ９０の各セグメントが形成された半導体基板２８の下側表面の外周部側に位置する面上に、ゲート電極２９ａが形成されており、さらにゲート電極２９ａよりも内側の半導体基板２８の下側表面上には、各セグメントの位置に対応して各カソード電極２９ｂが形成されている。
【０００５】
半導体基板２８の下側表面上のカソード電極２９ｂの下には、カソード歪緩衝板３０およびカソードポスト電極３１が順に配設されている。一方、半導体基板２８の図示しないアノード電極の表面（カソード電極２９ｂと反対側の面）上には、アノード歪緩衝板３２およびアノードポスト電極３３が順に配設されている。
【０００６】
また、半導体基板２８のゲート電極２９ａの表面に接するようにリング状ゲート電極３４が配設されており、リング状金属板からなるゲート端子板３８が、その内周端縁面がリングゲート電極３４と摺動可能になるように、同電極３４に対して接触・配置されている。
【０００７】
そして、ゲート端子板３８とともに、リング状ゲート電極３４をゲート電極２９ａに対して押圧するための皿バネあるいは波バネのようなリング状の弾性体３５が配設されている。なお、弾性体３５はリング状絶縁体３６を介してゲート端子板３８を押圧する構成となっている。
【０００８】
また、リング状ゲート電極３４をカソード歪緩衝板３０およびカソードポスト電極３１から絶縁するための絶縁シート等からなる絶縁体３７が、カソード歪緩衝板３０およびカソードポスト電極３１の壁面に沿って配設されている。
【０００９】
カソードポスト電極３１の端縁部にはカソードフランジ２６が固着され、アノードポスト電極３３にはアノードフランジ４０が固着されている。そして、カソードフランジ２６とアノードフランジ４０との間には、ＧＣＴサイリスタ９０の主要部を取り囲むように、セラミック等の絶縁物で構成された絶縁筒４１が配設されている。絶縁筒４１は、ゲート端子板３８を挟んで上下に分割されているとともに、沿面距離を長くするための突起部４２を有した構成である。従って、ゲート端子板３８の外周側部分は絶縁筒４１の側面から外部に突出することになる。なお、絶縁筒４１はゲート端子板３８の上下表面に気密に固着されている。
【００１０】
そして、絶縁筒４１の下側端面に固着された接続板４３ａがカソードフランジ２６と気密に固着され、絶縁筒４１の上側端面に固着された接続板４３ｂがアノードフランジ４０と気密に固着されており、これによってＧＣＴサイリスタ９０が密閉されたパッケージ構造になっている。なお、この内部は、不活性ガスで置換されている。
【００１１】
また、ゲート端子板３８の端縁部には、取り付け穴２１が所定の間隔で複数個設けられている。図１４に示すように、ＧＣＴサイリスタ９０の外観は円盤形状であり、カソードポスト電極３１、カソードフランジ２６、ゲート端子板３８が順に同心円状に配設されている。ここで、ゲート端子板３８は、取り付け穴２１を介して図示しないゲートドライバにネジ止めによって接続されることになる。
【００１２】
ここで、ＧＣＴサイリスタとゲートドライバの動作について説明する。図１５にＧＣＴサイリスタと、それを動作させるための回路構成を示す。図１５において、各参照符号３はＧＣＴサイリスタであり、このＧＣＴサイリスタ３のゲート電極３Ｇとカソード電極３Ｋのノード１３との間に、ゲートドライバ４（駆動制御手段）が接続される。
【００１３】
ゲートドライバ４は、その駆動電源４ａ（電源電圧ＶGD（例えば２０Ｖ））、コンデンサ４ｂ、インダクタンス４Ｃ、トランジスタ４ｄから成る。
【００１４】
このゲートドライバ４は、ＧＣＴサイリスタ３をターンオンさせるためのターンオン制御電流ＩGを発生して、配線経路ないしラインＬ１を介してこの電流ＩGをゲート電極３Ｇに印加する。これに応じて、ＧＣＴサイリスタ３はオン状態となる。また、符号１１はノードであり、９は同装置１０を駆動するための電源、すなわち主回路用電源（電源電圧ＶDD）である。
【００１５】
他方、符号１は、ＧＣＴサイリスタ３がターンオンした時に流れる主電流ないし陽極電流ＩAの上昇率ｄＩA／ｄｔを抑制するためのインダクタンスであり、２は、ＧＣＴサイリスタ３がターンオフした時にインダクタンス１に発生するエネルギーを還流させるための還流用ダイオードである。
【００１６】
符号５は、アノード電極３Ａのノード１１とカソード電極３Ｋのノード１２との間にＧＣＴサイリスタ３に対して並列に接続されており、かつＧＣＴサイリスタ３がターンオフした時にアノード・カソード電極間電圧ＶAKの上昇に伴って発生するピーク電圧のみを抑制するためのピーク電圧抑制回路である。同回路５は、上記電圧ＶAKがターンオフ時にＧＣＴサイリスタ３の電圧阻止能力に応じて定まる所定の電圧値に所定の時間だけ上記電圧ＶAKを保持ないしクランプする機能を有する。
【００１７】
なお、従来のＧＴＯサイリスタでは、ターンオフ時に、主電流ＩAより分流してゲートドライバ４側へ流入していたが、ＧＣＴサイリスタではゲート逆電流ＩGQの変化率ないし上昇率（勾配）ｄＩGQ／ｄｔの絶対値を出来る限り大きくして（理想的には、｜ｄＩGQ／ｄｔ｜は∞）、主電流ＩAの全てをゲート逆電流ＩGQとしてゲートドライバ４を介してノード１２へ流すこととする。すなわち、主電流ＩAとゲート逆電流ＩGQとの比の絶対値で定まるターンオフゲインＧ（＝｜ＩA／ＩGQ｜）を１以下（Ｇ≦１）に設定することで、主電流ＩAの全てを、ターンオン制御電流ＩGとは逆方向に、アノード電極３Ａからゲート電極３Ｇを介してゲートドライバ４及びノード１２側へと転流させ、以てＧＣＴサイリスタ３をターンオフさせる。このとき、アノード電極３Ａからカソード電極３Ｋへ向けて直接ＧＣＴサイリスタ３内部を流れるカソード電流ＩKは、直ちに全く流れなくなる。その意味で、本方式は、主電流ＩAの分流ではなくて、「主電流ＩAの転流」を実現しているのである。
【００１８】
ここで、ゲートドライバ４の駆動電源（主電源）４ａの電源電圧値ＶGDと、ループＲ１のインダクタンス値との関係に応じて、上昇率ｄＩGQ／ｄｔの値を変化させることができるので、両者４（４ａ）、Ｒ１の値を適切に設定することで、上昇率｜ｄＩGQ／ｄｔ｜を限りなく∞値に近い極めて大きな値に設定してやれば、極めて短時間で主電流ＩAを全てゲートドライバ４側へ転流させることができる。
【００１９】
他方、そのようなゲート逆電流ＩGQの転流をゲートドライバ４単独で以て実現することは、当該ドライバ４の駆動電源４ａがとりうる電源電圧値ＶGDに限界があるため容易でないが、その反面、ゲートドライバ４の駆動電源電圧ＶGDを設定可能な実用値に設定しておき、ゲートターンオフゲインＧを１以下とするために必要な上昇率ｄＩGQ／ｄｔの絶対値を実現しうるループＲ１の内部インダクタンスの値を設定することは、現実に可能である。
【００２０】
そこで、ゲート電極３Ｇからゲートドライバ４までのラインＬ１と、ゲートドライバ４と、ゲートドライバ４からノード１３を介してカソード電極３ＫまでのラインＬ２と、ゲート・カソード電極間のＧＣＴサイリスタ３内部の経路とからなるループないし経路Ｒ１内の（浮遊）内部インダクタンスの値を、ターンオフゲインＧを１以下とするのに必要な値にまで低減させることが求められる。
【００２１】
【発明が解決しようとする課題】
以上説明したように、従来のＧＣＴサイリスタにおいては、ゲート逆電流の上昇率（ｄＩGQ／ｄｔ）を増加させるために、ゲート電極をリング状にすること、および、ＧＣＴサイリスタのゲート端子板とゲートドライバとの接触面積を広くして、ゲートドライバとＧＣＴサイリスタとの間のトータルインダクタンスを低減する構成としている。
【００２２】
ここで、ゲートドライバとゲートドライバとの接続を図１３に示すＧＣＴサイリスタ９０の構成に即して説明すれば、ゲート端子板３８がゲートドライバに接続され、カソードポスト電極３１とゲートドライバとの接続は、カソードフランジ２６を介してなされたり、カソードポスト電極３１の外部に配置されたスタック電極とカソードポスト電極３１との間に介挿された電極板（リング状金属板）を介してなされていた。
【００２３】
例えば、カソードフランジ２６を使用する場合、図１３に示されるように、ゲート端子板３８とカソードフランジ２６とは間隔を空けて平行になるように配設されており、ゲート端子板３８から、リング状ゲート電極３４およびカソードポスト電極３１を介してカソードフランジ２６に流れる制御系の電流ループが形成され、当該電流ループによって無視し得ないインダクタンスが発生していた。
【００２４】
トータルインダクタンスを十分に低減できない場合は、ゲート逆電流の上昇率（ｄＩGQ／ｄｔ）が十分に得られず、主電流の全てをゲート回路に転流させることが困難になり、ターンオフ失敗による素子破壊につながる可能性がある。
【００２５】
本発明は上記のような問題点を解消するためになされたもので、ゲートドライバとＧＣＴサイリスタとの間のトータルインダクタンスを低減し、十分なゲート逆電流の上昇率を確保して、確実なターンオフが可能なＧＣＴサイリスタを提供する。
【００２６】
【課題を解決するための手段】
本発明に係る請求項１記載の圧接型半導体装置は、一方主面の外周端縁部に沿ってゲート電極が形成され、該ゲート電極の内側にカソード電極が形成され、他方主面にアノード電極が形成された半導体基板と、前記カソード電極に電気的に接続されるカソードポスト電極と、一方端面が前記ゲート電極に接触するリング状ゲート電極と、前記リング状ゲート電極および前記カソードポスト電極と外部との電気的接続を行う電極体と、少なくとも前記半導体基板および前記リング状ゲート電極を内包する電気絶縁性の絶縁筒とを備え、前記電極体が、前記リング状ゲート電極の他方端面に接触するゲート端子板と、前記カソードポスト電極に電気的に接続された補助カソード端子板と、少なくとも前記ゲート端子板と前記補助カソード端子板とに挟まれて配設され、両者を電気的に絶縁する絶縁体とを積層した積層体で構成されて、前記カソードポスト電極と前記絶縁筒との間に気密を保つように接続され、前記ゲート端子板は、内周端縁部を折り返して形成されたコの字形領域を有するリング状金属板であって、前記コの字形領域を規定する折り返し部の外面が前記リング状ゲート電極の他方端面に接触するように配設され、前記電極体は、前記絶縁筒の側面外方に突出するように配設されている。
【００２８】
本発明に係る請求項２記載の圧接型半導体装置は、前記リング状ゲート電極を前記ゲート電極の方向に付勢し、前記リング状ゲート電極を前記ゲート電極に押圧する弾性体をさらに備え、前記弾性体が、前記コの字形領域内に配設され、前記折り返し部とともに前記リング状ゲート電極を前記ゲート電極の方向に付勢する。
【００２９】
本発明に係る請求項３記載の圧接型半導体装置は、一方主面の外周端縁部に沿ってゲート電極が形成され、該ゲート電極の内側にカソード電極が形成され、他方主面にアノード電極が形成された半導体基板と、前記カソード電極に電気的に接続されるカソードポスト電極と、一方端面が前記ゲート電極に接触するリング状ゲート電極と、前記リング状ゲート電極および前記カソードポスト電極と外部との電気的接続を行う電極体と、少なくとも前記半導体基板および前記リング状ゲート電極を内包する電気絶縁性の絶縁筒とを備え、前記電極体は、前記リング状ゲート電極の他方端面に接触するゲート端子板と、前記カソードポスト電極に電気的に接続された補助カソード端子板と、少なくとも前記ゲート端子板と前記補助カソード端子板とに挟まれて配設され、両者を電気的に絶縁する絶縁体とを積層した積層体で構成され、前記補助カソード端子板は、内周端縁部が前記カソードポスト電極の側面に電気的に接続されたリング状金属板であって、前記ゲート端子板は、内周端縁面が、前記リング状ゲート電極の他方端面に接触するように配設されたリング状金属板であって、前記絶縁筒が、円筒軸に垂直な方向に２つに分割された第１および第２の絶縁筒を有し、前記電極体は、前記第１および第２の絶縁筒で挟まれ、前記絶縁筒の側面外方に突出するように配設されている。
【００３０】
本発明に係る請求項４記載の圧接型半導体装置は、前記リング状ゲート電極を前記ゲート電極の方向に付勢し、前記リング状ゲート電極を前記ゲート電極に押圧する弾性体をさらに備え、前記弾性体は、前記電極体とともに前記リング状ゲート電極を前記ゲート電極の方向に付勢するように、前記補助カソード端子板の内周端縁部に接触する位置に配設されている。
【００３１】
【発明の実施の形態】
＜実施の形態１＞
＜装置構成＞
図１に本発明に係る圧接型半導体装置の実施の形態１として、ゲート転流型ターンオフサイリスタ（以後、ＧＣＴサイリスタと呼称）１００の断面構成を示す。
【００３２】
図１において、ＧＣＴサイリスタ１００の各セグメントが形成された半導体基板２８の下側表面の外周部側に位置する面上にゲート電極２９ａが形成されており、さらにゲート電極２９ａよりも内側の半導体基板２８の下側表面上には、各セグメントの位置に対応して各カソード電極２９ｂが形成されている。
【００３３】
半導体基板２８の下側表面上のカソード電極２９ｂの下には、カソード歪緩衝板３０およびカソードポスト電極３１が順に配設されている。一方、半導体基板２８の図示しないアノード電極の表面（カソード電極２９ｂと反対側の面）上には、アノード歪緩衝板３２およびアノードポスト電極３３が順に配設されている。
【００３４】
また、半導体基板２８のゲート電極２９ａの表面に接するようにリング状ゲート電極３４が配設されており、当該リング状ゲート電極３４にはゲート端子板６３が摺動可能に接触・配置されている。
【００３５】
ゲート端子板６３はリング状金属板の内周端縁を折り返して形成され、断面形状がコの字形になったコの字形領域６３ａを有している。そして、コの字形領域６３ａを規定する折り返し部６３ｂがリング状ゲート電極３４の後部面に接触する構成となっている。
【００３６】
また、ゲート端子板６３の外側表面（後に説明する弾性体３５が配設される側とは反対側の面）に密着するように絶縁体６２が配設されている。絶縁体６２はリング状絶縁板の内周端縁が１回折れ曲がり、アノード歪緩衝板３２およびアノードポスト電極３３の壁面に沿って延在し、その先端部は半導体基板２８の主面近傍に達している。
【００３７】
また、絶縁体６２の外側表面（ゲート端子板６３に接する面とは反対側の面）に密着するように補助カソード端子板６１が配設され、絶縁体６２を、補助カソード端子板６１とゲート端子板６３とで挟んだ積層体を形成している。
【００３８】
なお、補助カソード端子板６１はカソードポスト電極３１の端縁部に固着され、また、補助カソード端子板６１、絶縁体６２、ゲート端子板６３は、補助カソード端子板６１とゲート端子板６３との間の電気的絶縁を保つように固着されており、３者が一体となった電極体６０を形成している。なお、電極体６０は図示しないゲートドライバ（ＧＣＴサイリスタのゲートとカソード間に、ゲートターンオン制御電流を発生させる装置）に電気的に接続されている。
【００３９】
ゲート端子板６３のコの字形領域６３ａには、折り返し部６３ｂとともに、リング状ゲート電極３４をゲート電極２９ａに対して押圧するための皿バネあるいは波バネのようなリング状の弾性体３５が配設されている。なお、弾性体３５はリング状絶縁体３６を介して先端部６３ａを押圧し、リング状ゲート電極３４をゲート電極２９ａに確実に接触させる構成となっている。
【００４０】
また、アノードポスト電極３３にはアノードフランジ４０が固着されている。そして、電極体６０とアノードフランジ４０との間には、ＧＣＴサイリスタ１００の主要部を取り囲むように、セラミック等の絶縁物で構成された絶縁筒５１が配設されている。絶縁筒５１は沿面距離を長くするための突起部５２を有した構成である。そして、絶縁筒５１の下側端面には、接続板４３ｃが固着され、当該接続板４３ｃとゲート端子板６３とが気密に固着され、絶縁筒５１の上側端面に固着された接続板４３ｂがアノードフランジ４０と気密に固着されており、これによってＧＣＴサイリスタ１００が密閉されたパッケージ構造になっている。なお、この内部は、不活性ガスで置換されている。
【００４１】
また、カソードポスト電極３１およびアノードポスト電極３３の外部には、両者を互いに向き合う方向に付勢し、カソード歪緩衝板３０およびアノード歪緩衝板３２を半導体基板２８に圧接するためのスタック電極が配置されるが、図示および説明は省略する。
【００４２】
＜製造工程＞
次に、図２〜図６を用いてＧＣＴサイリスタ１００の製造工程について説明する。
【００４３】
まず、図２に示す工程において、その端縁部に補助カソード端子板６１を固着したカソードポスト電極３１を準備し、補助カソード端子板６１の上に、絶縁体６２およびゲート端子板６３を順に載置する。なお、補助カソード端子板６１および絶縁体６２は回転対象な形状であり、円筒形状のカソードポスト電極３１に挿入するように載置する。また、カソードポスト電極３１上にはカソード歪緩衝板３０を載置する。
【００４４】
次に、図３に示す工程において、補助カソード端子板６１、絶縁体６２、ゲート端子板６３を、補助カソード端子板６１とゲート端子板６３との間の電気的絶縁を保つように気密に固着、例えば接着剤等により接着することで３者が一体となった電極体６０を形成する。
【００４５】
次に、図４に示す工程において、ゲート端子板６３のコの字形領域６３ａ内に弾性体３５およびリング状絶縁体３６を載置する。なお、コの字形領域６３ａに配設された弾性体３５は、リング状絶縁体３６を介して折り返し部６３ｂを上部方向（後に半導体基板２８が配設される方向）に押し上げるように作用する。
【００４６】
次に、図５に示す工程において、ＧＣＴサイリスタ１００の主要部を取り囲むように、セラミック等の絶縁物で構成された絶縁筒５１を配設する。このとき、絶縁筒５１の下側端面には接続板４３ｃが、上側端面には接続板４３ｂがそれぞれ固着されており、接続板４３ｃをゲート端子板６３に気密に固着する。
【００４７】
次に、図６に示す工程において、ゲート端子板６３の折り返し部６３ｂの上部に、その後部面が位置するようにリング状ゲート電極３４を載置し、カソード歪緩衝板３０の上部にカソード電極２９ｂが位置するように半導体基板２８を載置する。
【００４８】
そして、半導体基板２８の図示しないアノード電極の表面（カソード電極２９ｂと反対側の面）上にアノード歪緩衝板３２を載置し、当該アノード歪緩衝板３２の上部にアノードポスト電極３３を載置する。この場合、アノードポスト電極３３の端縁部にはアノードフランジ４０が固着されており、当該アノードフランジ４０と、絶縁筒５１に上側端面に固着された接続板４３ｂとを、それぞれの外周端縁部でロウ付けなどの方法で気密に固着することでＧＣＴサイリスタ１００が完成する。
【００４９】
＜特徴的作用効果＞
このように、補助カソード端子板６１とゲート端子板６３とは、絶縁体６２を間に挟んで近接した構成となっているので、補助カソード端子板６１をゲートドライバに接続した場合に、ゲート端子板６３から、リング状ゲート電極３４およびカソードポスト電極３１を介して補助カソード端子板６１に流れる電流ループによるインダクタンスは打ち消されることになり、トータルインダクタンスを十分に低減することができる。従って、ゲート逆電流の上昇率（ｄＩGQ／ｄｔ）を十分に得ることができ、主電流の全てをゲート回路に転流させることが可能となって、ターンオフ失敗による素子破壊を防止することができる。
【００５０】
なお、電極体６０と図示しないゲートドライバとの接続は、補助カソード端子板６１側およびゲート端子板６３側に、それぞれゲートドライバに電気的に接続された導体板を接触させ、当該導体板で補助カソード端子板６１およびゲート端子板６３挟むようにすれば良い。この場合、導体板の形状を、補助カソード端子板６１およびゲート端子板６３とできるだけ広い面積で接触できるような形状にすることで、ゲート電流の局所的な集中を防ぐようにする。
【００５１】
＜実施の形態２＞
＜装置構成＞
図７に本発明に係る圧接型半導体装置の実施の形態２として、ＧＣＴサイリスタ２００の断面構成を示す。
【００５２】
なお、図７において、図１を用いて説明したＧＣＴサイリスタ１００と同様の構成については同一の符号を付し、重複する説明は省略する。
【００５３】
図７において、半導体基板２８のゲート電極２９ａの表面に接するようにリング状ゲート電極３４が配設されており、当該リング状ゲート電極３４にはゲート端子板８３が摺動可能に接触・配置されている。
【００５４】
ゲート端子板８３はリング状金属板であり、その内周端縁面がリング状ゲート電極３４の後部面に接触する構成となっている。
【００５５】
また、ゲート端子板８３の外側（リング状ゲート電極３４が配設される側とは反対側）表面に密着するように絶縁体８２が配設されている。絶縁体８２は内周端縁が１回折れ曲り、アノード歪緩衝板３２およびアノードポスト電極３３の壁面に沿って延在し、その先端部は半導体基板２８の主面近傍に達している。
【００５６】
また、絶縁体８２の外側表面（ゲート端子板８３に接する面とは反対側の面）に密着するように補助カソード端子板８１が配設され、絶縁体８２を補助カソード端子板８１とゲート端子板８３とで挟む構成となっている。なお、補助カソード端子板８１はリング状であり、その内周端縁部はカソードポスト電極３１に固着されている。
【００５７】
そして、補助カソード端子板８１、絶縁体８２、ゲート端子板８３を、補助カソード端子板８１とゲート端子板８３との間の電気的絶縁を保つように気密に固着することで、３者が一体となった電極体８０を形成している。
【００５８】
補助カソード端子板８１とカソードポスト電極３１の基部３１ａのとの間の領域３１ｂ内には、電極体８０とともにリング状ゲート電極３４をゲート電極２９ａに対して押圧するための皿バネあるいは波バネのようなリング状の弾性体３５が配設されている。なお、弾性体３５はリング状絶縁体３６を介して電極体８０を押圧する構成となっている。
【００５９】
また、カソードポスト電極３１の端縁部にはカソードフランジ２６が固着され、アノードポスト電極３３にはアノードフランジ４０が固着されている。そして、カソードフランジ２６とアノードフランジ４０との間には、ＧＣＴサイリスタ２００の主要部を取り囲むように、セラミック等の絶縁物で構成された絶縁筒７１が配設されている。絶縁筒７１は、電極体８０を挟んで第１絶縁筒７１ａおよび第２絶縁筒７１ｂに分割されているとともに、沿面距離を長くするための突起部８２を有した構成である。従って、電極体８０の外周側部分は絶縁筒７１の側面から外部に突出することになる。なお、絶縁筒７１は電極体８０の上下表面に気密に固着されている。
【００６０】
そして、第１絶縁筒７１ａの下側端面に固着された接続板４３ａとカソードフランジ２６とが気密に固着され、第２絶縁筒７１ｂの上側端面に固着された接続板４３ｂがアノードフランジ４０と気密に固着されており、これによってＧＣＴサイリスタ２００が密閉されたパッケージ構造になっている。
【００６１】
＜製造工程＞
次に、図８〜図１２を用いてＧＣＴサイリスタ２００の製造工程について説明する。
【００６２】
まず、図８に示す工程において、その端縁部にカソードフランジ２６を固着したカソードポスト電極３１を準備する。なお、カソードポスト電極３１上にはカソード歪緩衝板３０を載置する。
【００６３】
次に、図９に示す工程において、カソードポスト電極３１の基部３１ａの上に弾性体３５およびリング状絶縁体３６を載置する。
【００６４】
次に、図１０に示す工程において、第１絶縁筒７１ａの下側端面に固着された接続板４３ａとカソードフランジ２６との接続を行う。ここで、接続板４３ａとカソードフランジ２６とは、それぞれの外周端縁部においてロウ付けなどの方法で気密に固着される。
【００６５】
そして、第１絶縁筒７１ａの上側端面に補助カソード端子板８１を載置し、補助カソード端子板８１を第１絶縁筒７１ａの上側端面にロウ付けなどの方法で気密に固着する。このとき、弾性体３５およびリング状絶縁体３６を、補助カソード端子板８１とカソードポスト電極３１の基部３１ａとで挟むようにし、補助カソード端子板８１の内周端縁部をカソードポスト電極３１の側壁にロウ付けなどの方法で固着する。これにより弾性体３５は圧縮され、補助カソード端子板８１を上部方向（後に半導体基板２８が配設される方向）に押し上げるように作用する。
【００６６】
そして、補助カソード端子板８１の上に絶縁体８２およびゲート端子板８３を順に載置する。補助カソード端子板８１、絶縁体８２、ゲート端子板８３を、補助カソード端子板８１とゲート端子板８３との間の電気的絶縁を保つように気密に固着、例えば接着剤等により接着することで３者が一体となった電極体８０を形成する。なお、絶縁体８２は回転対象な形状であり、円筒形状のカソードポスト電極３１に挿入するように載置する。
【００６７】
次に、図１１に示す工程において、第２絶縁筒７１ｂの下側端面とゲート端子板８３とを気密に固着する。そして、ゲート端子板８３の内周端縁面の上部にリング状ゲート電極３４の後部面が位置するようにリング状ゲート電極３４を配設し、カソード歪緩衝板３０の上部にカソード電極２９ｂが位置するように半導体基板２８を載置する。
【００６８】
次に、図１２に示す工程において、半導体基板２８の図示しないアノード電極の表面（カソード電極２９ｂと反対側の面）上にアノード歪緩衝板３２を載置し、当該アノード歪緩衝板３２の上部にアノードポスト電極３３を載置する。この場合、アノードポスト電極３３の端縁部にはアノードフランジ４０が固着されており、当該アノードフランジ４０と、第２絶縁筒７１ｂの上側端面に固着された接続板４３ｂとを、それぞれの外周端縁部で気密に固着することでＧＣＴサイリスタ２００が完成する。
【００６９】
なお、以上の説明では、補助カソード端子板８１がリング状であり、その内周端縁部をカソードポスト電極３１の側壁にロウ付けなどの方法で固着する構成について説明したが、補助カソード端子板８１が円板状であっても良い。すなわち、カソードポスト電極３１を軸方向に垂直な方向で２分割し、その分割面で補助カソード端子板８１を挟むような構成としても良い。このような構成により、ロウ付け工程が削減され、製造コストを低減することができる。
【００７０】
＜特徴的作用効果＞
このように、補助カソード端子板８１とゲート端子板８３とは、絶縁体８２を間に挟んで近接した構成となっているので、ゲート端子板６８から、リング状ゲート電極３４およびカソードポスト電極３１を介して補助カソード端子板８１に電流ループが形成された場合であっても、インダクタンスが打ち消され、トータルインダクタンスを十分に低減することができる。従って、ゲート逆電流の上昇率（ｄＩGQ／ｄｔ）を十分に得ることができ、主電流の全てをゲート回路に転流させることが可能となって、ターンオフ失敗による素子破壊を防止することができる。また、ゲート端子板８３の構成が簡略化されるので、製造コストを低減することができる。
【００７１】
なお、電極体８０と図示しないゲートドライバとの接続は、補助カソード端子板８１側およびゲート端子板８３側に、それぞれゲートドライバに電気的に接続された導体板を接触させ、当該導体板で補助カソード端子板８１およびゲート端子板８３挟むようにすれば良い。この場合、導体板の形状を、補助カソード端子板８１およびゲート端子板８３とできるだけ広い面積で接触できるような形状にすることで、ゲート電流の局所的な集中を防ぐようにする。
【００７２】
【発明の効果】
本発明に係る請求項１記載の圧接型半導体装置によれば、リング状ゲート電極の他方端面に接触するゲート端子板と補助カソード端子板とが近接して配設された電極体により、リング状ゲート電極およびカソード電極と外部との電気的接続を行うので、ゲート端子板から、リング状ゲート電極およびカソードポスト電極を介して補助カソード端子板流れる電流ループによるインダクタンスは打ち消されることになり、トータルインダクタンスを十分に低減することができる。また、電極体がカソードフランジを兼用することになるので、カソードフランジを補助カソード端子板として使用する場合に、ゲート端子板から、リング状ゲート電極およびカソードポスト電極を介して補助カソード端子板に流れる電流ループによるインダクタンスは打ち消されることになり、トータルインダクタンスを十分に低減することができる。
【００７４】
本発明に係る請求項２記載の圧接型半導体装置によれば、請求項１記載の圧接型半導体装置の構成において、リング状ゲート電極をゲート電極に押圧することで、リング状ゲート電極とゲート電極との電気的な接続を確実に行うための具体的構成を得ることができる。
【００７５】
本発明に係る請求項３記載の圧接型半導体装置によれば、ゲート端子板から、リング状ゲート電極およびカソードポスト電極を介して補助カソード端子板に流れる電流ループによるインダクタンスは打ち消されることになり、トータルインダクタンスを十分に低減することができるとともに、ゲート端子板の構成が簡略化されるので、製造コストを低減することができる。
【００７６】
本発明に係る請求項４記載の圧接型半導体装置によれば、請求項３記載の圧接型半導体装置の構成において、リング状ゲート電極をゲート電極に押圧することで、リング状ゲート電極とゲート電極との電気的な接続を確実に行うための具体的構成を得ることができる。
【図面の簡単な説明】
【図１】 本発明に係る圧接型半導体装置の実施の形態１の構成を説明する断面図である。
【図２】 本発明に係る圧接型半導体装置の実施の形態１の製造工程を説明する図である。
【図３】 本発明に係る圧接型半導体装置の実施の形態１の製造工程を説明する図である。
【図４】 本発明に係る圧接型半導体装置の実施の形態１の製造工程を説明する図である。
【図５】 本発明に係る圧接型半導体装置の実施の形態１の製造工程を説明する図である。
【図６】 本発明に係る圧接型半導体装置の実施の形態１の製造工程を説明する図である。
【図７】 本発明に係る圧接型半導体装置の実施の形態２の構成を説明する断面図である。
【図８】 本発明に係る圧接型半導体装置の実施の形態２の製造工程を説明する図である。
【図９】 本発明に係る圧接型半導体装置の実施の形態２の製造工程を説明する図である。
【図１０】 本発明に係る圧接型半導体装置の実施の形態２の製造工程を説明する図である。
【図１１】 本発明に係る圧接型半導体装置の実施の形態２の製造工程を説明する図である。
【図１２】 本発明に係る圧接型半導体装置の実施の形態２の製造工程を説明する図である。
【図１３】 従来の圧接型半導体装置の構成を説明する断面図である。
【図１４】 従来の圧接型半導体装置の構成を説明する平面図である。
【図１５】 ＧＣＴサイリスタの動作を説明する回路図である。
【符号の説明】
２８ 半導体基板、３１ カソードポスト電極、３４ リング状ゲート電極、３５ 弾性体、６０，８０ 電極体、６２，８２ 絶縁体、６３，８３ ゲート端子板、６３ａ コの字形領域、６３ｂ 先端部、６１，８１ 補助カソード端子板、７１ 絶縁筒、７１ａ 第１絶縁筒、７１ｂ 第２絶縁筒。
【発明の属する技術分野】
本発明は圧接型半導体装置に関し、特にゲート転流型ターンオフサイリスタ（ＧＣＴ）に関する。
【０００２】
【従来の技術】
ゲート転流型ターンオフサイリスタ（以後、ＧＣＴサイリスタと呼称）は、ゲートターンオフサイリスタ（以後、ＧＴＯサイリスタと呼称）と異なり、ゲート逆電流の上昇率をＧＴＯサイリスタの１００倍程度に高め、主電流をすべてゲート回路に流して（転流して）ターンオフ動作を行うものである。
【０００３】
図１３および図１４に、ＧＣＴサイリスタ９０の断面構成および平面構成を示す。なお、図１４は、図１３に示す矢印方向からＧＣＴサイリスタ９０を見た平面図である。従って、図１４の線ＳＡ−ＳＢに関する縦断面図が図１３にあたる。
【０００４】
図１３において、ＧＣＴサイリスタ９０の各セグメントが形成された半導体基板２８の下側表面の外周部側に位置する面上に、ゲート電極２９ａが形成されており、さらにゲート電極２９ａよりも内側の半導体基板２８の下側表面上には、各セグメントの位置に対応して各カソード電極２９ｂが形成されている。
【０００５】
半導体基板２８の下側表面上のカソード電極２９ｂの下には、カソード歪緩衝板３０およびカソードポスト電極３１が順に配設されている。一方、半導体基板２８の図示しないアノード電極の表面（カソード電極２９ｂと反対側の面）上には、アノード歪緩衝板３２およびアノードポスト電極３３が順に配設されている。
【０００６】
また、半導体基板２８のゲート電極２９ａの表面に接するようにリング状ゲート電極３４が配設されており、リング状金属板からなるゲート端子板３８が、その内周端縁面がリングゲート電極３４と摺動可能になるように、同電極３４に対して接触・配置されている。
【０００７】
そして、ゲート端子板３８とともに、リング状ゲート電極３４をゲート電極２９ａに対して押圧するための皿バネあるいは波バネのようなリング状の弾性体３５が配設されている。なお、弾性体３５はリング状絶縁体３６を介してゲート端子板３８を押圧する構成となっている。
【０００８】
また、リング状ゲート電極３４をカソード歪緩衝板３０およびカソードポスト電極３１から絶縁するための絶縁シート等からなる絶縁体３７が、カソード歪緩衝板３０およびカソードポスト電極３１の壁面に沿って配設されている。
【０００９】
カソードポスト電極３１の端縁部にはカソードフランジ２６が固着され、アノードポスト電極３３にはアノードフランジ４０が固着されている。そして、カソードフランジ２６とアノードフランジ４０との間には、ＧＣＴサイリスタ９０の主要部を取り囲むように、セラミック等の絶縁物で構成された絶縁筒４１が配設されている。絶縁筒４１は、ゲート端子板３８を挟んで上下に分割されているとともに、沿面距離を長くするための突起部４２を有した構成である。従って、ゲート端子板３８の外周側部分は絶縁筒４１の側面から外部に突出することになる。なお、絶縁筒４１はゲート端子板３８の上下表面に気密に固着されている。
【００１０】
そして、絶縁筒４１の下側端面に固着された接続板４３ａがカソードフランジ２６と気密に固着され、絶縁筒４１の上側端面に固着された接続板４３ｂがアノードフランジ４０と気密に固着されており、これによってＧＣＴサイリスタ９０が密閉されたパッケージ構造になっている。なお、この内部は、不活性ガスで置換されている。
【００１１】
また、ゲート端子板３８の端縁部には、取り付け穴２１が所定の間隔で複数個設けられている。図１４に示すように、ＧＣＴサイリスタ９０の外観は円盤形状であり、カソードポスト電極３１、カソードフランジ２６、ゲート端子板３８が順に同心円状に配設されている。ここで、ゲート端子板３８は、取り付け穴２１を介して図示しないゲートドライバにネジ止めによって接続されることになる。
【００１２】
ここで、ＧＣＴサイリスタとゲートドライバの動作について説明する。図１５にＧＣＴサイリスタと、それを動作させるための回路構成を示す。図１５において、各参照符号３はＧＣＴサイリスタであり、このＧＣＴサイリスタ３のゲート電極３Ｇとカソード電極３Ｋのノード１３との間に、ゲートドライバ４（駆動制御手段）が接続される。
【００１３】
ゲートドライバ４は、その駆動電源４ａ（電源電圧ＶGD（例えば２０Ｖ））、コンデンサ４ｂ、インダクタンス４Ｃ、トランジスタ４ｄから成る。
【００１４】
このゲートドライバ４は、ＧＣＴサイリスタ３をターンオンさせるためのターンオン制御電流ＩGを発生して、配線経路ないしラインＬ１を介してこの電流ＩGをゲート電極３Ｇに印加する。これに応じて、ＧＣＴサイリスタ３はオン状態となる。また、符号１１はノードであり、９は同装置１０を駆動するための電源、すなわち主回路用電源（電源電圧ＶDD）である。
【００１５】
他方、符号１は、ＧＣＴサイリスタ３がターンオンした時に流れる主電流ないし陽極電流ＩAの上昇率ｄＩA／ｄｔを抑制するためのインダクタンスであり、２は、ＧＣＴサイリスタ３がターンオフした時にインダクタンス１に発生するエネルギーを還流させるための還流用ダイオードである。
【００１６】
符号５は、アノード電極３Ａのノード１１とカソード電極３Ｋのノード１２との間にＧＣＴサイリスタ３に対して並列に接続されており、かつＧＣＴサイリスタ３がターンオフした時にアノード・カソード電極間電圧ＶAKの上昇に伴って発生するピーク電圧のみを抑制するためのピーク電圧抑制回路である。同回路５は、上記電圧ＶAKがターンオフ時にＧＣＴサイリスタ３の電圧阻止能力に応じて定まる所定の電圧値に所定の時間だけ上記電圧ＶAKを保持ないしクランプする機能を有する。
【００１７】
なお、従来のＧＴＯサイリスタでは、ターンオフ時に、主電流ＩAより分流してゲートドライバ４側へ流入していたが、ＧＣＴサイリスタではゲート逆電流ＩGQの変化率ないし上昇率（勾配）ｄＩGQ／ｄｔの絶対値を出来る限り大きくして（理想的には、｜ｄＩGQ／ｄｔ｜は∞）、主電流ＩAの全てをゲート逆電流ＩGQとしてゲートドライバ４を介してノード１２へ流すこととする。すなわち、主電流ＩAとゲート逆電流ＩGQとの比の絶対値で定まるターンオフゲインＧ（＝｜ＩA／ＩGQ｜）を１以下（Ｇ≦１）に設定することで、主電流ＩAの全てを、ターンオン制御電流ＩGとは逆方向に、アノード電極３Ａからゲート電極３Ｇを介してゲートドライバ４及びノード１２側へと転流させ、以てＧＣＴサイリスタ３をターンオフさせる。このとき、アノード電極３Ａからカソード電極３Ｋへ向けて直接ＧＣＴサイリスタ３内部を流れるカソード電流ＩKは、直ちに全く流れなくなる。その意味で、本方式は、主電流ＩAの分流ではなくて、「主電流ＩAの転流」を実現しているのである。
【００１８】
ここで、ゲートドライバ４の駆動電源（主電源）４ａの電源電圧値ＶGDと、ループＲ１のインダクタンス値との関係に応じて、上昇率ｄＩGQ／ｄｔの値を変化させることができるので、両者４（４ａ）、Ｒ１の値を適切に設定することで、上昇率｜ｄＩGQ／ｄｔ｜を限りなく∞値に近い極めて大きな値に設定してやれば、極めて短時間で主電流ＩAを全てゲートドライバ４側へ転流させることができる。
【００１９】
他方、そのようなゲート逆電流ＩGQの転流をゲートドライバ４単独で以て実現することは、当該ドライバ４の駆動電源４ａがとりうる電源電圧値ＶGDに限界があるため容易でないが、その反面、ゲートドライバ４の駆動電源電圧ＶGDを設定可能な実用値に設定しておき、ゲートターンオフゲインＧを１以下とするために必要な上昇率ｄＩGQ／ｄｔの絶対値を実現しうるループＲ１の内部インダクタンスの値を設定することは、現実に可能である。
【００２０】
そこで、ゲート電極３Ｇからゲートドライバ４までのラインＬ１と、ゲートドライバ４と、ゲートドライバ４からノード１３を介してカソード電極３ＫまでのラインＬ２と、ゲート・カソード電極間のＧＣＴサイリスタ３内部の経路とからなるループないし経路Ｒ１内の（浮遊）内部インダクタンスの値を、ターンオフゲインＧを１以下とするのに必要な値にまで低減させることが求められる。
【００２１】
【発明が解決しようとする課題】
以上説明したように、従来のＧＣＴサイリスタにおいては、ゲート逆電流の上昇率（ｄＩGQ／ｄｔ）を増加させるために、ゲート電極をリング状にすること、および、ＧＣＴサイリスタのゲート端子板とゲートドライバとの接触面積を広くして、ゲートドライバとＧＣＴサイリスタとの間のトータルインダクタンスを低減する構成としている。
【００２２】
ここで、ゲートドライバとゲートドライバとの接続を図１３に示すＧＣＴサイリスタ９０の構成に即して説明すれば、ゲート端子板３８がゲートドライバに接続され、カソードポスト電極３１とゲートドライバとの接続は、カソードフランジ２６を介してなされたり、カソードポスト電極３１の外部に配置されたスタック電極とカソードポスト電極３１との間に介挿された電極板（リング状金属板）を介してなされていた。
【００２３】
例えば、カソードフランジ２６を使用する場合、図１３に示されるように、ゲート端子板３８とカソードフランジ２６とは間隔を空けて平行になるように配設されており、ゲート端子板３８から、リング状ゲート電極３４およびカソードポスト電極３１を介してカソードフランジ２６に流れる制御系の電流ループが形成され、当該電流ループによって無視し得ないインダクタンスが発生していた。
【００２４】
トータルインダクタンスを十分に低減できない場合は、ゲート逆電流の上昇率（ｄＩGQ／ｄｔ）が十分に得られず、主電流の全てをゲート回路に転流させることが困難になり、ターンオフ失敗による素子破壊につながる可能性がある。
【００２５】
本発明は上記のような問題点を解消するためになされたもので、ゲートドライバとＧＣＴサイリスタとの間のトータルインダクタンスを低減し、十分なゲート逆電流の上昇率を確保して、確実なターンオフが可能なＧＣＴサイリスタを提供する。
【００２６】
【課題を解決するための手段】
本発明に係る請求項１記載の圧接型半導体装置は、一方主面の外周端縁部に沿ってゲート電極が形成され、該ゲート電極の内側にカソード電極が形成され、他方主面にアノード電極が形成された半導体基板と、前記カソード電極に電気的に接続されるカソードポスト電極と、一方端面が前記ゲート電極に接触するリング状ゲート電極と、前記リング状ゲート電極および前記カソードポスト電極と外部との電気的接続を行う電極体と、少なくとも前記半導体基板および前記リング状ゲート電極を内包する電気絶縁性の絶縁筒とを備え、前記電極体が、前記リング状ゲート電極の他方端面に接触するゲート端子板と、前記カソードポスト電極に電気的に接続された補助カソード端子板と、少なくとも前記ゲート端子板と前記補助カソード端子板とに挟まれて配設され、両者を電気的に絶縁する絶縁体とを積層した積層体で構成されて、前記カソードポスト電極と前記絶縁筒との間に気密を保つように接続され、前記ゲート端子板は、内周端縁部を折り返して形成されたコの字形領域を有するリング状金属板であって、前記コの字形領域を規定する折り返し部の外面が前記リング状ゲート電極の他方端面に接触するように配設され、前記電極体は、前記絶縁筒の側面外方に突出するように配設されている。
【００２８】
本発明に係る請求項２記載の圧接型半導体装置は、前記リング状ゲート電極を前記ゲート電極の方向に付勢し、前記リング状ゲート電極を前記ゲート電極に押圧する弾性体をさらに備え、前記弾性体が、前記コの字形領域内に配設され、前記折り返し部とともに前記リング状ゲート電極を前記ゲート電極の方向に付勢する。
【００２９】
本発明に係る請求項３記載の圧接型半導体装置は、一方主面の外周端縁部に沿ってゲート電極が形成され、該ゲート電極の内側にカソード電極が形成され、他方主面にアノード電極が形成された半導体基板と、前記カソード電極に電気的に接続されるカソードポスト電極と、一方端面が前記ゲート電極に接触するリング状ゲート電極と、前記リング状ゲート電極および前記カソードポスト電極と外部との電気的接続を行う電極体と、少なくとも前記半導体基板および前記リング状ゲート電極を内包する電気絶縁性の絶縁筒とを備え、前記電極体は、前記リング状ゲート電極の他方端面に接触するゲート端子板と、前記カソードポスト電極に電気的に接続された補助カソード端子板と、少なくとも前記ゲート端子板と前記補助カソード端子板とに挟まれて配設され、両者を電気的に絶縁する絶縁体とを積層した積層体で構成され、前記補助カソード端子板は、内周端縁部が前記カソードポスト電極の側面に電気的に接続されたリング状金属板であって、前記ゲート端子板は、内周端縁面が、前記リング状ゲート電極の他方端面に接触するように配設されたリング状金属板であって、前記絶縁筒が、円筒軸に垂直な方向に２つに分割された第１および第２の絶縁筒を有し、前記電極体は、前記第１および第２の絶縁筒で挟まれ、前記絶縁筒の側面外方に突出するように配設されている。
【００３０】
本発明に係る請求項４記載の圧接型半導体装置は、前記リング状ゲート電極を前記ゲート電極の方向に付勢し、前記リング状ゲート電極を前記ゲート電極に押圧する弾性体をさらに備え、前記弾性体は、前記電極体とともに前記リング状ゲート電極を前記ゲート電極の方向に付勢するように、前記補助カソード端子板の内周端縁部に接触する位置に配設されている。
【００３１】
【発明の実施の形態】
＜実施の形態１＞
＜装置構成＞
図１に本発明に係る圧接型半導体装置の実施の形態１として、ゲート転流型ターンオフサイリスタ（以後、ＧＣＴサイリスタと呼称）１００の断面構成を示す。
【００３２】
図１において、ＧＣＴサイリスタ１００の各セグメントが形成された半導体基板２８の下側表面の外周部側に位置する面上にゲート電極２９ａが形成されており、さらにゲート電極２９ａよりも内側の半導体基板２８の下側表面上には、各セグメントの位置に対応して各カソード電極２９ｂが形成されている。
【００３３】
半導体基板２８の下側表面上のカソード電極２９ｂの下には、カソード歪緩衝板３０およびカソードポスト電極３１が順に配設されている。一方、半導体基板２８の図示しないアノード電極の表面（カソード電極２９ｂと反対側の面）上には、アノード歪緩衝板３２およびアノードポスト電極３３が順に配設されている。
【００３４】
また、半導体基板２８のゲート電極２９ａの表面に接するようにリング状ゲート電極３４が配設されており、当該リング状ゲート電極３４にはゲート端子板６３が摺動可能に接触・配置されている。
【００３５】
ゲート端子板６３はリング状金属板の内周端縁を折り返して形成され、断面形状がコの字形になったコの字形領域６３ａを有している。そして、コの字形領域６３ａを規定する折り返し部６３ｂがリング状ゲート電極３４の後部面に接触する構成となっている。
【００３６】
また、ゲート端子板６３の外側表面（後に説明する弾性体３５が配設される側とは反対側の面）に密着するように絶縁体６２が配設されている。絶縁体６２はリング状絶縁板の内周端縁が１回折れ曲がり、アノード歪緩衝板３２およびアノードポスト電極３３の壁面に沿って延在し、その先端部は半導体基板２８の主面近傍に達している。
【００３７】
また、絶縁体６２の外側表面（ゲート端子板６３に接する面とは反対側の面）に密着するように補助カソード端子板６１が配設され、絶縁体６２を、補助カソード端子板６１とゲート端子板６３とで挟んだ積層体を形成している。
【００３８】
なお、補助カソード端子板６１はカソードポスト電極３１の端縁部に固着され、また、補助カソード端子板６１、絶縁体６２、ゲート端子板６３は、補助カソード端子板６１とゲート端子板６３との間の電気的絶縁を保つように固着されており、３者が一体となった電極体６０を形成している。なお、電極体６０は図示しないゲートドライバ（ＧＣＴサイリスタのゲートとカソード間に、ゲートターンオン制御電流を発生させる装置）に電気的に接続されている。
【００３９】
ゲート端子板６３のコの字形領域６３ａには、折り返し部６３ｂとともに、リング状ゲート電極３４をゲート電極２９ａに対して押圧するための皿バネあるいは波バネのようなリング状の弾性体３５が配設されている。なお、弾性体３５はリング状絶縁体３６を介して先端部６３ａを押圧し、リング状ゲート電極３４をゲート電極２９ａに確実に接触させる構成となっている。
【００４０】
また、アノードポスト電極３３にはアノードフランジ４０が固着されている。そして、電極体６０とアノードフランジ４０との間には、ＧＣＴサイリスタ１００の主要部を取り囲むように、セラミック等の絶縁物で構成された絶縁筒５１が配設されている。絶縁筒５１は沿面距離を長くするための突起部５２を有した構成である。そして、絶縁筒５１の下側端面には、接続板４３ｃが固着され、当該接続板４３ｃとゲート端子板６３とが気密に固着され、絶縁筒５１の上側端面に固着された接続板４３ｂがアノードフランジ４０と気密に固着されており、これによってＧＣＴサイリスタ１００が密閉されたパッケージ構造になっている。なお、この内部は、不活性ガスで置換されている。
【００４１】
また、カソードポスト電極３１およびアノードポスト電極３３の外部には、両者を互いに向き合う方向に付勢し、カソード歪緩衝板３０およびアノード歪緩衝板３２を半導体基板２８に圧接するためのスタック電極が配置されるが、図示および説明は省略する。
【００４２】
＜製造工程＞
次に、図２〜図６を用いてＧＣＴサイリスタ１００の製造工程について説明する。
【００４３】
まず、図２に示す工程において、その端縁部に補助カソード端子板６１を固着したカソードポスト電極３１を準備し、補助カソード端子板６１の上に、絶縁体６２およびゲート端子板６３を順に載置する。なお、補助カソード端子板６１および絶縁体６２は回転対象な形状であり、円筒形状のカソードポスト電極３１に挿入するように載置する。また、カソードポスト電極３１上にはカソード歪緩衝板３０を載置する。
【００４４】
次に、図３に示す工程において、補助カソード端子板６１、絶縁体６２、ゲート端子板６３を、補助カソード端子板６１とゲート端子板６３との間の電気的絶縁を保つように気密に固着、例えば接着剤等により接着することで３者が一体となった電極体６０を形成する。
【００４５】
次に、図４に示す工程において、ゲート端子板６３のコの字形領域６３ａ内に弾性体３５およびリング状絶縁体３６を載置する。なお、コの字形領域６３ａに配設された弾性体３５は、リング状絶縁体３６を介して折り返し部６３ｂを上部方向（後に半導体基板２８が配設される方向）に押し上げるように作用する。
【００４６】
次に、図５に示す工程において、ＧＣＴサイリスタ１００の主要部を取り囲むように、セラミック等の絶縁物で構成された絶縁筒５１を配設する。このとき、絶縁筒５１の下側端面には接続板４３ｃが、上側端面には接続板４３ｂがそれぞれ固着されており、接続板４３ｃをゲート端子板６３に気密に固着する。
【００４７】
次に、図６に示す工程において、ゲート端子板６３の折り返し部６３ｂの上部に、その後部面が位置するようにリング状ゲート電極３４を載置し、カソード歪緩衝板３０の上部にカソード電極２９ｂが位置するように半導体基板２８を載置する。
【００４８】
そして、半導体基板２８の図示しないアノード電極の表面（カソード電極２９ｂと反対側の面）上にアノード歪緩衝板３２を載置し、当該アノード歪緩衝板３２の上部にアノードポスト電極３３を載置する。この場合、アノードポスト電極３３の端縁部にはアノードフランジ４０が固着されており、当該アノードフランジ４０と、絶縁筒５１に上側端面に固着された接続板４３ｂとを、それぞれの外周端縁部でロウ付けなどの方法で気密に固着することでＧＣＴサイリスタ１００が完成する。
【００４９】
＜特徴的作用効果＞
このように、補助カソード端子板６１とゲート端子板６３とは、絶縁体６２を間に挟んで近接した構成となっているので、補助カソード端子板６１をゲートドライバに接続した場合に、ゲート端子板６３から、リング状ゲート電極３４およびカソードポスト電極３１を介して補助カソード端子板６１に流れる電流ループによるインダクタンスは打ち消されることになり、トータルインダクタンスを十分に低減することができる。従って、ゲート逆電流の上昇率（ｄＩGQ／ｄｔ）を十分に得ることができ、主電流の全てをゲート回路に転流させることが可能となって、ターンオフ失敗による素子破壊を防止することができる。
【００５０】
なお、電極体６０と図示しないゲートドライバとの接続は、補助カソード端子板６１側およびゲート端子板６３側に、それぞれゲートドライバに電気的に接続された導体板を接触させ、当該導体板で補助カソード端子板６１およびゲート端子板６３挟むようにすれば良い。この場合、導体板の形状を、補助カソード端子板６１およびゲート端子板６３とできるだけ広い面積で接触できるような形状にすることで、ゲート電流の局所的な集中を防ぐようにする。
【００５１】
＜実施の形態２＞
＜装置構成＞
図７に本発明に係る圧接型半導体装置の実施の形態２として、ＧＣＴサイリスタ２００の断面構成を示す。
【００５２】
なお、図７において、図１を用いて説明したＧＣＴサイリスタ１００と同様の構成については同一の符号を付し、重複する説明は省略する。
【００５３】
図７において、半導体基板２８のゲート電極２９ａの表面に接するようにリング状ゲート電極３４が配設されており、当該リング状ゲート電極３４にはゲート端子板８３が摺動可能に接触・配置されている。
【００５４】
ゲート端子板８３はリング状金属板であり、その内周端縁面がリング状ゲート電極３４の後部面に接触する構成となっている。
【００５５】
また、ゲート端子板８３の外側（リング状ゲート電極３４が配設される側とは反対側）表面に密着するように絶縁体８２が配設されている。絶縁体８２は内周端縁が１回折れ曲り、アノード歪緩衝板３２およびアノードポスト電極３３の壁面に沿って延在し、その先端部は半導体基板２８の主面近傍に達している。
【００５６】
また、絶縁体８２の外側表面（ゲート端子板８３に接する面とは反対側の面）に密着するように補助カソード端子板８１が配設され、絶縁体８２を補助カソード端子板８１とゲート端子板８３とで挟む構成となっている。なお、補助カソード端子板８１はリング状であり、その内周端縁部はカソードポスト電極３１に固着されている。
【００５７】
そして、補助カソード端子板８１、絶縁体８２、ゲート端子板８３を、補助カソード端子板８１とゲート端子板８３との間の電気的絶縁を保つように気密に固着することで、３者が一体となった電極体８０を形成している。
【００５８】
補助カソード端子板８１とカソードポスト電極３１の基部３１ａのとの間の領域３１ｂ内には、電極体８０とともにリング状ゲート電極３４をゲート電極２９ａに対して押圧するための皿バネあるいは波バネのようなリング状の弾性体３５が配設されている。なお、弾性体３５はリング状絶縁体３６を介して電極体８０を押圧する構成となっている。
【００５９】
また、カソードポスト電極３１の端縁部にはカソードフランジ２６が固着され、アノードポスト電極３３にはアノードフランジ４０が固着されている。そして、カソードフランジ２６とアノードフランジ４０との間には、ＧＣＴサイリスタ２００の主要部を取り囲むように、セラミック等の絶縁物で構成された絶縁筒７１が配設されている。絶縁筒７１は、電極体８０を挟んで第１絶縁筒７１ａおよび第２絶縁筒７１ｂに分割されているとともに、沿面距離を長くするための突起部８２を有した構成である。従って、電極体８０の外周側部分は絶縁筒７１の側面から外部に突出することになる。なお、絶縁筒７１は電極体８０の上下表面に気密に固着されている。
【００６０】
そして、第１絶縁筒７１ａの下側端面に固着された接続板４３ａとカソードフランジ２６とが気密に固着され、第２絶縁筒７１ｂの上側端面に固着された接続板４３ｂがアノードフランジ４０と気密に固着されており、これによってＧＣＴサイリスタ２００が密閉されたパッケージ構造になっている。
【００６１】
＜製造工程＞
次に、図８〜図１２を用いてＧＣＴサイリスタ２００の製造工程について説明する。
【００６２】
まず、図８に示す工程において、その端縁部にカソードフランジ２６を固着したカソードポスト電極３１を準備する。なお、カソードポスト電極３１上にはカソード歪緩衝板３０を載置する。
【００６３】
次に、図９に示す工程において、カソードポスト電極３１の基部３１ａの上に弾性体３５およびリング状絶縁体３６を載置する。
【００６４】
次に、図１０に示す工程において、第１絶縁筒７１ａの下側端面に固着された接続板４３ａとカソードフランジ２６との接続を行う。ここで、接続板４３ａとカソードフランジ２６とは、それぞれの外周端縁部においてロウ付けなどの方法で気密に固着される。
【００６５】
そして、第１絶縁筒７１ａの上側端面に補助カソード端子板８１を載置し、補助カソード端子板８１を第１絶縁筒７１ａの上側端面にロウ付けなどの方法で気密に固着する。このとき、弾性体３５およびリング状絶縁体３６を、補助カソード端子板８１とカソードポスト電極３１の基部３１ａとで挟むようにし、補助カソード端子板８１の内周端縁部をカソードポスト電極３１の側壁にロウ付けなどの方法で固着する。これにより弾性体３５は圧縮され、補助カソード端子板８１を上部方向（後に半導体基板２８が配設される方向）に押し上げるように作用する。
【００６６】
そして、補助カソード端子板８１の上に絶縁体８２およびゲート端子板８３を順に載置する。補助カソード端子板８１、絶縁体８２、ゲート端子板８３を、補助カソード端子板８１とゲート端子板８３との間の電気的絶縁を保つように気密に固着、例えば接着剤等により接着することで３者が一体となった電極体８０を形成する。なお、絶縁体８２は回転対象な形状であり、円筒形状のカソードポスト電極３１に挿入するように載置する。
【００６７】
次に、図１１に示す工程において、第２絶縁筒７１ｂの下側端面とゲート端子板８３とを気密に固着する。そして、ゲート端子板８３の内周端縁面の上部にリング状ゲート電極３４の後部面が位置するようにリング状ゲート電極３４を配設し、カソード歪緩衝板３０の上部にカソード電極２９ｂが位置するように半導体基板２８を載置する。
【００６８】
次に、図１２に示す工程において、半導体基板２８の図示しないアノード電極の表面（カソード電極２９ｂと反対側の面）上にアノード歪緩衝板３２を載置し、当該アノード歪緩衝板３２の上部にアノードポスト電極３３を載置する。この場合、アノードポスト電極３３の端縁部にはアノードフランジ４０が固着されており、当該アノードフランジ４０と、第２絶縁筒７１ｂの上側端面に固着された接続板４３ｂとを、それぞれの外周端縁部で気密に固着することでＧＣＴサイリスタ２００が完成する。
【００６９】
なお、以上の説明では、補助カソード端子板８１がリング状であり、その内周端縁部をカソードポスト電極３１の側壁にロウ付けなどの方法で固着する構成について説明したが、補助カソード端子板８１が円板状であっても良い。すなわち、カソードポスト電極３１を軸方向に垂直な方向で２分割し、その分割面で補助カソード端子板８１を挟むような構成としても良い。このような構成により、ロウ付け工程が削減され、製造コストを低減することができる。
【００７０】
＜特徴的作用効果＞
このように、補助カソード端子板８１とゲート端子板８３とは、絶縁体８２を間に挟んで近接した構成となっているので、ゲート端子板６８から、リング状ゲート電極３４およびカソードポスト電極３１を介して補助カソード端子板８１に電流ループが形成された場合であっても、インダクタンスが打ち消され、トータルインダクタンスを十分に低減することができる。従って、ゲート逆電流の上昇率（ｄＩGQ／ｄｔ）を十分に得ることができ、主電流の全てをゲート回路に転流させることが可能となって、ターンオフ失敗による素子破壊を防止することができる。また、ゲート端子板８３の構成が簡略化されるので、製造コストを低減することができる。
【００７１】
なお、電極体８０と図示しないゲートドライバとの接続は、補助カソード端子板８１側およびゲート端子板８３側に、それぞれゲートドライバに電気的に接続された導体板を接触させ、当該導体板で補助カソード端子板８１およびゲート端子板８３挟むようにすれば良い。この場合、導体板の形状を、補助カソード端子板８１およびゲート端子板８３とできるだけ広い面積で接触できるような形状にすることで、ゲート電流の局所的な集中を防ぐようにする。
【００７２】
【発明の効果】
本発明に係る請求項１記載の圧接型半導体装置によれば、リング状ゲート電極の他方端面に接触するゲート端子板と補助カソード端子板とが近接して配設された電極体により、リング状ゲート電極およびカソード電極と外部との電気的接続を行うので、ゲート端子板から、リング状ゲート電極およびカソードポスト電極を介して補助カソード端子板流れる電流ループによるインダクタンスは打ち消されることになり、トータルインダクタンスを十分に低減することができる。また、電極体がカソードフランジを兼用することになるので、カソードフランジを補助カソード端子板として使用する場合に、ゲート端子板から、リング状ゲート電極およびカソードポスト電極を介して補助カソード端子板に流れる電流ループによるインダクタンスは打ち消されることになり、トータルインダクタンスを十分に低減することができる。
【００７４】
本発明に係る請求項２記載の圧接型半導体装置によれば、請求項１記載の圧接型半導体装置の構成において、リング状ゲート電極をゲート電極に押圧することで、リング状ゲート電極とゲート電極との電気的な接続を確実に行うための具体的構成を得ることができる。
【００７５】
本発明に係る請求項３記載の圧接型半導体装置によれば、ゲート端子板から、リング状ゲート電極およびカソードポスト電極を介して補助カソード端子板に流れる電流ループによるインダクタンスは打ち消されることになり、トータルインダクタンスを十分に低減することができるとともに、ゲート端子板の構成が簡略化されるので、製造コストを低減することができる。
【００７６】
本発明に係る請求項４記載の圧接型半導体装置によれば、請求項３記載の圧接型半導体装置の構成において、リング状ゲート電極をゲート電極に押圧することで、リング状ゲート電極とゲート電極との電気的な接続を確実に行うための具体的構成を得ることができる。
【図面の簡単な説明】
【図１】 本発明に係る圧接型半導体装置の実施の形態１の構成を説明する断面図である。
【図２】 本発明に係る圧接型半導体装置の実施の形態１の製造工程を説明する図である。
【図３】 本発明に係る圧接型半導体装置の実施の形態１の製造工程を説明する図である。
【図４】 本発明に係る圧接型半導体装置の実施の形態１の製造工程を説明する図である。
【図５】 本発明に係る圧接型半導体装置の実施の形態１の製造工程を説明する図である。
【図６】 本発明に係る圧接型半導体装置の実施の形態１の製造工程を説明する図である。
【図７】 本発明に係る圧接型半導体装置の実施の形態２の構成を説明する断面図である。
【図８】 本発明に係る圧接型半導体装置の実施の形態２の製造工程を説明する図である。
【図９】 本発明に係る圧接型半導体装置の実施の形態２の製造工程を説明する図である。
【図１０】 本発明に係る圧接型半導体装置の実施の形態２の製造工程を説明する図である。
【図１１】 本発明に係る圧接型半導体装置の実施の形態２の製造工程を説明する図である。
【図１２】 本発明に係る圧接型半導体装置の実施の形態２の製造工程を説明する図である。
【図１３】 従来の圧接型半導体装置の構成を説明する断面図である。
【図１４】 従来の圧接型半導体装置の構成を説明する平面図である。
【図１５】 ＧＣＴサイリスタの動作を説明する回路図である。
【符号の説明】
２８ 半導体基板、３１ カソードポスト電極、３４ リング状ゲート電極、３５ 弾性体、６０，８０ 電極体、６２，８２ 絶縁体、６３，８３ ゲート端子板、６３ａ コの字形領域、６３ｂ 先端部、６１，８１ 補助カソード端子板、７１ 絶縁筒、７１ａ 第１絶縁筒、７１ｂ 第２絶縁筒。
Claims (4)
- 一方主面の外周端縁部に沿ってゲート電極が形成され、該ゲート電極の内側にカソード電極が形成され、他方主面にアノード電極が形成された半導体基板と、
前記カソード電極に電気的に接続されるカソードポスト電極と、
一方端面が前記ゲート電極に接触するリング状ゲート電極と、
前記リング状ゲート電極および前記カソードポスト電極と外部との電気的接続を行う電極体と、
少なくとも前記半導体基板および前記リング状ゲート電極を内包する電気絶縁性の絶縁筒とを備え、
前記電極体は、
前記リング状ゲート電極の他方端面に接触するゲート端子板と、
前記カソードポスト電極に電気的に接続された補助カソード端子板と、
少なくとも前記ゲート端子板と前記補助カソード端子板とに挟まれて配設され、両者を電気的に絶縁する絶縁体とを積層した積層体で構成されて、前記カソードポスト電極と前記絶縁筒との間に気密を保つように接続され、
前記ゲート端子板は、
内周端縁部を折り返して形成されたコの字形領域を有するリング状金属板であって、前記コの字形領域を規定する折り返し部の外面が前記リング状ゲート電極の他方端面に接触するように配設され、
前記電極体は、
前記絶縁筒の側面外方に突出するように配設される圧接型半導体装置。 - 前記リング状ゲート電極を前記ゲート電極の方向に付勢し、前記リング状ゲート電極を前記ゲート電極に押圧する弾性体をさらに備え、
前記弾性体は、
前記コの字形領域内に配設され、前記折り返し部とともに前記リング状ゲート電極を前記ゲート電極の方向に付勢する、請求項１記載の圧接型半導体装置。 - 一方主面の外周端縁部に沿ってゲート電極が形成され、該ゲート電極の内側にカソード電極が形成され、他方主面にアノード電極が形成された半導体基板と、
前記カソード電極に電気的に接続されるカソードポスト電極と、
一方端面が前記ゲート電極に接触するリング状ゲート電極と、
前記リング状ゲート電極および前記カソードポスト電極と外部との電気的接続を行う電極体と、
少なくとも前記半導体基板および前記リング状ゲート電極を内包する電気絶縁性の絶縁筒とを備え、
前記電極体は、
前記リング状ゲート電極の他方端面に接触するゲート端子板と、
前記カソードポスト電極に電気的に接続された補助カソード端子板と、
少なくとも前記ゲート端子板と前記補助カソード端子板とに挟まれて配設され、両者を電気的に絶縁する絶縁体とを積層した積層体で構成され、
前記補助カソード端子板は、
内周端縁部が前記カソードポスト電極の側面に電気的に接続されたリング状金属板であって、
前記ゲート端子板は、
内周端縁面が、前記リング状ゲート電極の他方端面に接触するように配設されたリング状金属板であって、
前記絶縁筒は、円筒軸に垂直な方向に２つに分割された第１および第２の絶縁筒を有し、
前記電極体は、
前記第１および第２の絶縁筒で挟まれ、前記絶縁筒の側面外方に突出するように配設される圧接型半導体装置。 - 前記リング状ゲート電極を前記ゲート電極の方向に付勢し、前記リング状ゲート電極を前記ゲート電極に押圧する弾性体をさらに備え、
前記弾性体は、
前記電極体とともに前記リング状ゲート電極を前記ゲート電極の方向に付勢するように、前記補助カソード端子板の内周端縁部に接触する位置に配設される、請求項３記載の圧接型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06981997A JP3989583B2 (ja) | 1997-03-24 | 1997-03-24 | 圧接型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06981997A JP3989583B2 (ja) | 1997-03-24 | 1997-03-24 | 圧接型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270675A JPH10270675A (ja) | 1998-10-09 |
| JP3989583B2 true JP3989583B2 (ja) | 2007-10-10 |
Family
ID=13413758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06981997A Expired - Lifetime JP3989583B2 (ja) | 1997-03-24 | 1997-03-24 | 圧接型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3989583B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4781560B2 (ja) * | 2001-06-08 | 2011-09-28 | 三菱電機株式会社 | ゲートドライブ装置 |
| WO2014184061A1 (en) | 2013-05-13 | 2014-11-20 | Abb Technology Ag | Spacer system for a semiconductor switching device |
-
1997
- 1997-03-24 JP JP06981997A patent/JP3989583B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270675A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750463B2 (en) | Bidirectional switch module | |
| KR930011798B1 (ko) | 반도체장치 | |
| JPH0888240A (ja) | 圧接型半導体装置 | |
| JP3319569B2 (ja) | 圧接型半導体装置 | |
| JP4853493B2 (ja) | 半導体装置 | |
| JP3344552B2 (ja) | 圧接型半導体装置 | |
| JP2001036002A (ja) | 半導体装置 | |
| JP2002222916A (ja) | 圧接型半導体装置 | |
| JP3989583B2 (ja) | 圧接型半導体装置 | |
| US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
| US5115300A (en) | High-power semiconductor device | |
| US20240006123A1 (en) | Laminate capacitor and semiconductor device | |
| JP3535341B2 (ja) | 圧接型半導体装置 | |
| JP3228043B2 (ja) | 平形半導体スイッチの並列接続構造 | |
| JP4077130B2 (ja) | ゲート転流型ターンオフサイリスタモジュール | |
| JP3390653B2 (ja) | 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置 | |
| JP4137309B2 (ja) | ゲート転流型半導体装置 | |
| US20230260859A1 (en) | Semiconductor device | |
| JP3376243B2 (ja) | 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置 | |
| JP3422211B2 (ja) | 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置 | |
| JP3376245B2 (ja) | 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置 | |
| JP3371069B2 (ja) | 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置 | |
| JP3371068B2 (ja) | 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置 | |
| JPS6130258U (ja) | 圧接形半導体装置 | |
| JPH11204775A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |