JPS6119799Y2 - - Google Patents
Info
- Publication number
- JPS6119799Y2 JPS6119799Y2 JP16288781U JP16288781U JPS6119799Y2 JP S6119799 Y2 JPS6119799 Y2 JP S6119799Y2 JP 16288781 U JP16288781 U JP 16288781U JP 16288781 U JP16288781 U JP 16288781U JP S6119799 Y2 JPS6119799 Y2 JP S6119799Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- film
- glow discharge
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 38
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000000354 decomposition reaction Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 description 16
- 239000002994 raw material Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 108091008695 photoreceptors Proteins 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- -1 SiH + Chemical class 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000003472 neutralizing effect Effects 0.000 description 2
- 239000013076 target substance Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Physical Or Chemical Processes And Apparatus (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
【考案の詳細な説明】
本考案はグロー放電CVD装置に関し、特に基
板と同軸上に円筒型電極が配置されて、両者間に
DC電圧を印加してグロー放電を発生させ、原料
ガスの分解生成物を基板面に飛来させる同軸型グ
ロー放電CVD装置に関するものである。
板と同軸上に円筒型電極が配置されて、両者間に
DC電圧を印加してグロー放電を発生させ、原料
ガスの分解生成物を基板面に飛来させる同軸型グ
ロー放電CVD装置に関するものである。
基板表面に金属被膜や絶縁被膜を形成する装置
として、基板と同軸に電極を配置して使用するグ
ロー放電CVD装置がある。従来から実用化され
ているこの種の装置は容量結合型と誘導結合型に
大別され、前者の容量結合型の方が広く利用され
ている。いずれのタイプも反応槽内に導かれた原
料ガスに高周波電力を容量結合又は誘導結合によ
つて供給し、電極間にグロー放電を起こさせて原
料ガスをイオン化し、プラズマ状態に励起するこ
とによりイオンを反応させて目的とする物質の被
膜を基板上に作製するものである。
として、基板と同軸に電極を配置して使用するグ
ロー放電CVD装置がある。従来から実用化され
ているこの種の装置は容量結合型と誘導結合型に
大別され、前者の容量結合型の方が広く利用され
ている。いずれのタイプも反応槽内に導かれた原
料ガスに高周波電力を容量結合又は誘導結合によ
つて供給し、電極間にグロー放電を起こさせて原
料ガスをイオン化し、プラズマ状態に励起するこ
とによりイオンを反応させて目的とする物質の被
膜を基板上に作製するものである。
本考案は同軸型GD−CVD法の容量結合型装置
の改良に係るものであるが、この種の装置で被膜
を形成する際、基板を負とし外側に配置された円
筒型電極を正とし、両者間にDC電圧を印加して
グロー放電を継続的に行わせる。処でグロー放電
雰囲気のプラズマ中で生成される目的とする物質
は大部分正にイオン化されて、負の電位が与えら
れている基板に電気的引力により引かれて付着す
る。
の改良に係るものであるが、この種の装置で被膜
を形成する際、基板を負とし外側に配置された円
筒型電極を正とし、両者間にDC電圧を印加して
グロー放電を継続的に行わせる。処でグロー放電
雰囲気のプラズマ中で生成される目的とする物質
は大部分正にイオン化されて、負の電位が与えら
れている基板に電気的引力により引かれて付着す
る。
上記グロー放電CVD装置を利用してアモルフ
アスシリコンを光導電層とする電子写真装置の感
光体を作製する場合、感光体として機能するため
には表面静電荷を保持する必要があり、そのため
には高い固有抵抗値をもつたアモルフアスシリコ
ン膜を成長させねばならない。感光体となるアモ
ルフアスシリコン層はAlドラム等の導電性基板
上にｐ型、ｎ型のいずれか一方或いはｐ型及びｎ
型の半導体的物質を示す層が積層された構造に形
成されるが、少なくとも最外表面層はｉ型（補償
型）の絶縁性を有するように形成され、上記帯電
特性等の性能を得ている。このように表面にｉ型
絶縁層を備えた感光体を作製する過程で、一旦絶
縁性被膜が形成された後にも反応槽内には原料ガ
スの分解によつて生じた正電荷をもつたSi+，
SiH+，SiH++，SiH2 +等のイオンが存在しこれら
のイオンがｉ型アモルフアスシリコン層上に飛来
する。しかしｉ型層上ではこれらの正イオンの電
荷を中和させることができず、基板表面が非常に
大きい正の電位に帯電し、以降に飛来する正イオ
ンを反揆力で押し返し、結果的に膜の成長を遅ら
せたり、膜成長の継続を不可能にする惧れがあつ
た。この現象は特に速い速度で膜成長させる場合
に顕著に表われる。
アスシリコンを光導電層とする電子写真装置の感
光体を作製する場合、感光体として機能するため
には表面静電荷を保持する必要があり、そのため
には高い固有抵抗値をもつたアモルフアスシリコ
ン膜を成長させねばならない。感光体となるアモ
ルフアスシリコン層はAlドラム等の導電性基板
上にｐ型、ｎ型のいずれか一方或いはｐ型及びｎ
型の半導体的物質を示す層が積層された構造に形
成されるが、少なくとも最外表面層はｉ型（補償
型）の絶縁性を有するように形成され、上記帯電
特性等の性能を得ている。このように表面にｉ型
絶縁層を備えた感光体を作製する過程で、一旦絶
縁性被膜が形成された後にも反応槽内には原料ガ
スの分解によつて生じた正電荷をもつたSi+，
SiH+，SiH++，SiH2 +等のイオンが存在しこれら
のイオンがｉ型アモルフアスシリコン層上に飛来
する。しかしｉ型層上ではこれらの正イオンの電
荷を中和させることができず、基板表面が非常に
大きい正の電位に帯電し、以降に飛来する正イオ
ンを反揆力で押し返し、結果的に膜の成長を遅ら
せたり、膜成長の継続を不可能にする惧れがあつ
た。この現象は特に速い速度で膜成長させる場合
に顕著に表われる。
本考案は上記従来装置の欠点を除去し、CVD
膜の安定成長及び成長速度の高速化を図ることが
できるグロー放電CVD装置を提供するもので、
次に実施例を挙げて本考案を詳細に説明する。
膜の安定成長及び成長速度の高速化を図ることが
できるグロー放電CVD装置を提供するもので、
次に実施例を挙げて本考案を詳細に説明する。
第１図に於て、１は直径10cm、長さ30cmのAl
ドラム基板で、表面に後述するアモルフアスシリ
コン膜が形成されて電子写真装置の感光体とな
る。上記基板１は反応槽２のほぼ中央部に設置さ
れ、該基板１を囲んで周囲には同軸に直径16cmの
円筒型電極３が配置されている。該円筒型電極３
は内部が中空に形成され、円筒内壁に穿設された
複数の導入孔４，４…から、原料ガスが基板１と
基板３の空間内に放出される。原料ガスとして
は、モノシラン（SiH4）を10％含むアルゴン
（Ar）ガスを使用する。モノシランガスを混入し
たアルゴンガスを使用しただけでは生成膜はＮ型
半導体的性質を示す層になるため、Ｐ型半導体的
性質のアモルフアスシリコン層を得たい場合に
は、Ｐ型不純物となるジボラン（B2H6）をモノシ
ランガスに対して容量比で５×10-3程度混入した
ガスを使用する。上記原料ガスは導入孔４から放
出されるが、原料ガスが基板１に直接吹き付けら
れるのを防止するため、導入孔４の孔軸は表面に
対して垂直から傾斜した、例えば45゜の角度に設
定されている。円筒型電極３に結合されたパイプ
５は原料ガスを導入するために設けられ、反応槽
２に結合されたパイプ５′は真空装置に達して、
槽内を所定の真空度に保持する。
ドラム基板で、表面に後述するアモルフアスシリ
コン膜が形成されて電子写真装置の感光体とな
る。上記基板１は反応槽２のほぼ中央部に設置さ
れ、該基板１を囲んで周囲には同軸に直径16cmの
円筒型電極３が配置されている。該円筒型電極３
は内部が中空に形成され、円筒内壁に穿設された
複数の導入孔４，４…から、原料ガスが基板１と
基板３の空間内に放出される。原料ガスとして
は、モノシラン（SiH4）を10％含むアルゴン
（Ar）ガスを使用する。モノシランガスを混入し
たアルゴンガスを使用しただけでは生成膜はＮ型
半導体的性質を示す層になるため、Ｐ型半導体的
性質のアモルフアスシリコン層を得たい場合に
は、Ｐ型不純物となるジボラン（B2H6）をモノシ
ランガスに対して容量比で５×10-3程度混入した
ガスを使用する。上記原料ガスは導入孔４から放
出されるが、原料ガスが基板１に直接吹き付けら
れるのを防止するため、導入孔４の孔軸は表面に
対して垂直から傾斜した、例えば45゜の角度に設
定されている。円筒型電極３に結合されたパイプ
５は原料ガスを導入するために設けられ、反応槽
２に結合されたパイプ５′は真空装置に達して、
槽内を所定の真空度に保持する。
上記円筒型電極３に対して基板１の円筒表面か
ら約５mm離れた同軸上に、直径約11cmの網目（約
２mm）状の第２電極６が設置されている。上記円
筒型電極３及び網目状第２電極６はいずれも基板
１の長さよりも長い寸法に設計され、電極端部の
影響を軽減して基板全体に亘つてほぼ均一な電気
的条件になるように考慮されている。上記円筒極
電極３、基板１及び第２電極６の間にDC電圧７
が印加されるが、第２電極６は基板１と同電位或
いは基板１に印加された電位に近い円筒型電極３
に対して負の電位に設定される。
ら約５mm離れた同軸上に、直径約11cmの網目（約
２mm）状の第２電極６が設置されている。上記円
筒型電極３及び網目状第２電極６はいずれも基板
１の長さよりも長い寸法に設計され、電極端部の
影響を軽減して基板全体に亘つてほぼ均一な電気
的条件になるように考慮されている。上記円筒極
電極３、基板１及び第２電極６の間にDC電圧７
が印加されるが、第２電極６は基板１と同電位或
いは基板１に印加された電位に近い円筒型電極３
に対して負の電位に設定される。
上記構造のCVD装置において、円筒型電極３
の内壁に穿設された導入孔４から原料ガスが反応
槽内に注入され、内部が0.6Torr程度の真空度に
保たれる。次に基板１及び第２電極６を０電位と
して電極間に5KVの直流電圧を印加し、原料ガス
を分解して基板１の表面に飛来させ、アモルフア
スシリコン膜を成長させる。
の内壁に穿設された導入孔４から原料ガスが反応
槽内に注入され、内部が0.6Torr程度の真空度に
保たれる。次に基板１及び第２電極６を０電位と
して電極間に5KVの直流電圧を印加し、原料ガス
を分解して基板１の表面に飛来させ、アモルフア
スシリコン膜を成長させる。
尚、上記成長にあたつて基板１は約250℃に保
持されている。
持されている。
上記膜成長に際して、第２電極６を基板の電位
に近い、円筒型電極３に対して負の電位に保持す
ることにより、正に帯電したSi+，SiH+，
SiH++，SiH2 +等のイオンを中和し、電気的中性
として基板に飛来させることにより、同符号の電
荷による反撥力のために生じる成長速度の低下を
防ぐことができる。
に近い、円筒型電極３に対して負の電位に保持す
ることにより、正に帯電したSi+，SiH+，
SiH++，SiH2 +等のイオンを中和し、電気的中性
として基板に飛来させることにより、同符号の電
荷による反撥力のために生じる成長速度の低下を
防ぐことができる。
上記第２電極６を備えた装置による膜の成長は
従来のCVD装置では１時間当り約１μ程度の膜
厚であつたのに対して約2.6μの膜厚を得ること
ができ、網目状の第２電極６を設けることにより
約３倍の成長速度になる。第２電極６に印加する
電位は上述のように基板１と同電位にする必要は
なく、１回の膜成長工程中、或いはｐ，ｎ若しく
はｉ型層の成長過程で電気的条件を可変させ得る
ようにすることができる。即ち第２図に示す如く
電源Ｖに対して第２電極６へ電圧を、可変抵抗Ｒ
から導出する。
従来のCVD装置では１時間当り約１μ程度の膜
厚であつたのに対して約2.6μの膜厚を得ること
ができ、網目状の第２電極６を設けることにより
約３倍の成長速度になる。第２電極６に印加する
電位は上述のように基板１と同電位にする必要は
なく、１回の膜成長工程中、或いはｐ，ｎ若しく
はｉ型層の成長過程で電気的条件を可変させ得る
ようにすることができる。即ち第２図に示す如く
電源Ｖに対して第２電極６へ電圧を、可変抵抗Ｒ
から導出する。
以上のように本考案によれば、同軸円筒型グロ
ー放電CVD装置において、CVD膜を被着する基
板と円筒型電極との間に、基板に印加された電位
を与えるための、網目状の第２電極を介挿するよ
うになしているため、例えば正に帯電したSi+，
SiH+，SiH++，SiH2 +等のイオンを中和させて、
電気的中性として基板に飛来させることが出来る
ため、同符号の電荷による反発力のために生じる
膜の成長速度の低下を防止することが出来、その
結果として、基板に被着されるCVD膜の成長速
度を速め、膜質の向上を図ることが可能となる。
ー放電CVD装置において、CVD膜を被着する基
板と円筒型電極との間に、基板に印加された電位
を与えるための、網目状の第２電極を介挿するよ
うになしているため、例えば正に帯電したSi+，
SiH+，SiH++，SiH2 +等のイオンを中和させて、
電気的中性として基板に飛来させることが出来る
ため、同符号の電荷による反発力のために生じる
膜の成長速度の低下を防止することが出来、その
結果として、基板に被着されるCVD膜の成長速
度を速め、膜質の向上を図ることが可能となる。
第１図は本考案による一実施例を示す断面図、
第２図は本考案による他の実施例を示す電気回路
図である。 １：基板、２：反応槽、３：円筒型電極、６：
第２電極。
第２図は本考案による他の実施例を示す電気回路
図である。 １：基板、２：反応槽、３：円筒型電極、６：
第２電極。
Claims (1)
- 内側に設置されたCVD膜を被着するための基
板と、該基板の外側に同軸上に配置された電極と
を備え、上記基板と電極間にグロー放電を生じさ
せて反応槽内のガスを分解し、分解生成物を上記
基板表面に飛ばして膜成長させるグロー放電
CVD装置において、上記基板と電極間に網目状
の第２電極を介挿し、該第２電極に基板に印加さ
れた電位に近い電位が印加されてなることを特徴
とするグロー放電CVD装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16288781U JPS5868958U (ja) | 1981-10-30 | 1981-10-30 | グロ−放電ｃｖｄ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16288781U JPS5868958U (ja) | 1981-10-30 | 1981-10-30 | グロ−放電ｃｖｄ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868958U JPS5868958U (ja) | 1983-05-11 |
| JPS6119799Y2 true JPS6119799Y2 (ja) | 1986-06-14 |
Family
ID=29955192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16288781U Granted JPS5868958U (ja) | 1981-10-30 | 1981-10-30 | グロ−放電ｃｖｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868958U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61278133A (ja) * | 1985-06-03 | 1986-12-09 | Toyobo Co Ltd | アモルフアスシリコン膜 |
| JPH0668150B2 (ja) * | 1988-03-26 | 1994-08-31 | 神奈川県 | 弗水素化非晶質炭化珪素薄膜及び弗素化非晶質珪素薄膜の気相合成法 |
-
1981
- 1981-10-30 JP JP16288781U patent/JPS5868958U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5868958U (ja) | 1983-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6142096A (en) | Electronic device manufacturing apparatus and method for manufacturing electronic device | |
| JP3236111B2 (ja) | プラズマ処理装置及び処理方法 | |
| US4406765A (en) | Apparatus and process for production of amorphous semiconductor | |
| US4452828A (en) | Production of amorphous silicon film | |
| US4545328A (en) | Plasma vapor deposition film forming apparatus | |
| JPS62103372A (ja) | プラズマを使用した化学蒸気堆積による薄膜形成方法および装置 | |
| JPS6119799Y2 (ja) | ||
| JP3631903B2 (ja) | プラズマ化学蒸着装置 | |
| JPS60191269A (ja) | 電子写真感光体製造装置 | |
| US5945353A (en) | Plasma processing method | |
| US4599971A (en) | Vapor deposition film forming apparatus | |
| JPH0364466A (ja) | アモルファスシリコン系半導体膜の製法 | |
| EP1039501B1 (en) | Apparatus and method for production of electronic devices | |
| US20020056415A1 (en) | Apparatus and method for production of solar cells | |
| JPH0642449B2 (ja) | 堆積膜形成方法 | |
| JPS6066422A (ja) | 半導体製造法 | |
| JPH0556648B2 (ja) | ||
| JPH0593277A (ja) | プラズマｃｖｄ装置 | |
| JPH01215982A (ja) | 膜形成装置 | |
| JPH0639708B2 (ja) | 薄膜製造方法及び薄膜製造装置 | |
| JPS6256573A (ja) | 薄膜形成装置 | |
| JP2776087B2 (ja) | 電子写真感光体製造装置 | |
| JPS6263673A (ja) | プラズマｃｖｄ装置 | |
| JPH05291149A (ja) | プラズマｃｖｄ装置 | |
| JPH1174201A (ja) | 非単結晶半導体薄膜の製造方法 |