JPH0556648B2 - - Google Patents
Info
- Publication number
- JPH0556648B2 JPH0556648B2 JP59241092A JP24109284A JPH0556648B2 JP H0556648 B2 JPH0556648 B2 JP H0556648B2 JP 59241092 A JP59241092 A JP 59241092A JP 24109284 A JP24109284 A JP 24109284A JP H0556648 B2 JPH0556648 B2 JP H0556648B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate electrode
- bias voltage
- glow discharge
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000002994 raw material Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 27
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004435 EPR spectroscopy Methods 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、太陽電池等に用いられる水素化アモ
ルフアス半導体薄膜の製造方法に関するものであ
り、特に該薄膜の特性を良好な状態で維持したま
ま成膜速度を増加させる方法に関するものであ
る。
ルフアス半導体薄膜の製造方法に関するものであ
り、特に該薄膜の特性を良好な状態で維持したま
ま成膜速度を増加させる方法に関するものであ
る。
〔従来の技術〕
従来、例えば水素化アモルフアスシリコン（以
下ａ−Si：Ｈと略記する）膜は一般にプラズマ中
でのシラン（SiH4）ガスの化学反応を用いてプ
ラズマCVDや反応性スパツタリング等で作成さ
れる（例えば、特開昭59−27522号公報）。プラズ
マCVD装置を使つて作成する場合、シランガス
の存在下にグロー放電せしめてシランガスを分解
し、基板上にａ−Si：Ｈ膜を成長させるものであ
りグロー放電させる電源は高周波電源や直流電源
が考えられる。
下ａ−Si：Ｈと略記する）膜は一般にプラズマ中
でのシラン（SiH4）ガスの化学反応を用いてプ
ラズマCVDや反応性スパツタリング等で作成さ
れる（例えば、特開昭59−27522号公報）。プラズ
マCVD装置を使つて作成する場合、シランガス
の存在下にグロー放電せしめてシランガスを分解
し、基板上にａ−Si：Ｈ膜を成長させるものであ
りグロー放電させる電源は高周波電源や直流電源
が考えられる。
この場合、成膜速度を増加させようとすれば電
源の出力を増すことが考えられるが、できたａ−
Si：Ｈ膜の膜特性は悪くなつてしまう。
源の出力を増すことが考えられるが、できたａ−
Si：Ｈ膜の膜特性は悪くなつてしまう。
本発明は、電源の出力を増やさないで、しかも
良好な膜特性を維持しながら成膜速度を増加させ
る製造方法の提供を目的とするものである。
良好な膜特性を維持しながら成膜速度を増加させ
る製造方法の提供を目的とするものである。
上記目的を達成するために、本発明は基板電極
とパワー電極の間に高周波電源の電力によりグロ
ー放電を発生させるプラズマCVD装置の基板電
極に直流電源を接続し50〜100Vの正の直流バイ
アス電圧を印加するようにしている。
とパワー電極の間に高周波電源の電力によりグロ
ー放電を発生させるプラズマCVD装置の基板電
極に直流電源を接続し50〜100Vの正の直流バイ
アス電圧を印加するようにしている。
本発明の一実施例として直流電圧バイアス型プ
ラズマCVD装置の概略図を第１図に示す。加熱
用ヒーターを有し基板９を保持する基板電極１と
パワー電極２の間に、高周波電源４の電力により
グロー放電を発生せしめるプラズマCVD装置に
おいて、基板電極１に直流電源８を接続し、高周
波放電中に直流電圧を印加できる構成とする。な
お、３は整合器、５ａ，５ｂは絶縁体、６は容器
壁である。このプラズマCVD装置を用いたａ−
Si：Ｈ薄膜の作成具体例を以下に記す。
ラズマCVD装置の概略図を第１図に示す。加熱
用ヒーターを有し基板９を保持する基板電極１と
パワー電極２の間に、高周波電源４の電力により
グロー放電を発生せしめるプラズマCVD装置に
おいて、基板電極１に直流電源８を接続し、高周
波放電中に直流電圧を印加できる構成とする。な
お、３は整合器、５ａ，５ｂは絶縁体、６は容器
壁である。このプラズマCVD装置を用いたａ−
Si：Ｈ薄膜の作成具体例を以下に記す。
(1) 油拡散ポンプにて１×10-4Pa（7.5×10-7
torr）程度にまで高真空引きした後、ガス導入
口７により、シランガス（SiH4：100％）を反
応室内に導入する。このとき基板電極１は、埋
込みヒーターにより250℃程度に加熱されてい
る。
torr）程度にまで高真空引きした後、ガス導入
口７により、シランガス（SiH4：100％）を反
応室内に導入する。このとき基板電極１は、埋
込みヒーターにより250℃程度に加熱されてい
る。
(2) 内部圧力を40Pa（0.3torr）に安定させた後高
周波電源４、整合器３を用いて、高周波グロー
放電を生じせしめる。
周波電源４、整合器３を用いて、高周波グロー
放電を生じせしめる。
(3) 直流電源８にて、所定の電圧を基板電極１に
印加しながら、ａ−Si：Ｈ薄膜の作成を行う。
印加しながら、ａ−Si：Ｈ薄膜の作成を行う。
このようにして作成したａ−Si：Ｈ薄膜は、高
周波電力密度0.04W／cm2で正の直流電圧バイアス
時に、高品位な膜質を維持しつつ、工業化におい
て大きな意味を有する成膜速度が約50％増加する
ことが判明した。
周波電力密度0.04W／cm2で正の直流電圧バイアス
時に、高品位な膜質を維持しつつ、工業化におい
て大きな意味を有する成膜速度が約50％増加する
ことが判明した。
第２図に、直流バイアス電圧に対する成膜速度
の変化を示す。直流バイアス電圧が−100Vから
＋50V程度までの領域では、成膜速度は単調に増
加している。直流バイアス電圧が0V（接地）のと
ころは、従来のプラズマCVD法と同様の装置構
成になるが、4.0〜4.5Å／secの大きな成長速度を
示している。これは、100％SiH4を用いているこ
と、比較的大流量（60sccm）の原料ガスを投入
していることによると考えられている。直流バイ
アス電圧が＋50V〜＋100Vの範囲では、成膜速
度は一定あるいは多少減少傾向にある。なお、直
流バイアス電圧が−100V以下と＋100V以上で
は、安定した放電が持続できず、評価すべきａ−
Si：Ｈ薄膜は得られていない。
の変化を示す。直流バイアス電圧が−100Vから
＋50V程度までの領域では、成膜速度は単調に増
加している。直流バイアス電圧が0V（接地）のと
ころは、従来のプラズマCVD法と同様の装置構
成になるが、4.0〜4.5Å／secの大きな成長速度を
示している。これは、100％SiH4を用いているこ
と、比較的大流量（60sccm）の原料ガスを投入
していることによると考えられている。直流バイ
アス電圧が＋50V〜＋100Vの範囲では、成膜速
度は一定あるいは多少減少傾向にある。なお、直
流バイアス電圧が−100V以下と＋100V以上で
は、安定した放電が持続できず、評価すべきａ−
Si：Ｈ薄膜は得られていない。
すなわち、実験範囲においては、直流バイアス
電圧＋50Vの時に最大6.0Å／secの成膜速度が得
られ、従来方法（基板電極接地）に比べて約50％
の成膜速度増加が達成された。
電圧＋50Vの時に最大6.0Å／secの成膜速度が得
られ、従来方法（基板電極接地）に比べて約50％
の成膜速度増加が達成された。
この直流電圧バイアス型プラズマCVD法は、
上記の様に成膜速度の向上に有効な方法である。
ただ、ａ−Si：Ｈ薄膜作成においては、一般に成
膜速度が増加すると膜質が劣化すると言われてい
る。そこで、ａ−Si：Ｈ薄膜の膜質評価に大きな
信頼を得ている電子−スピン共鳴（E.S.R.）測定
を用いて、膜中のスピン密度の評価をおこなつ
た。
上記の様に成膜速度の向上に有効な方法である。
ただ、ａ−Si：Ｈ薄膜作成においては、一般に成
膜速度が増加すると膜質が劣化すると言われてい
る。そこで、ａ−Si：Ｈ薄膜の膜質評価に大きな
信頼を得ている電子−スピン共鳴（E.S.R.）測定
を用いて、膜中のスピン密度の評価をおこなつ
た。
第３図に、高周波電力密度0.04W／cm2において
直流バイアス電圧を−100Vから＋100Vの範囲で
測定したスピン密度の変化を示す。同図から明ら
かな様に、成膜密度が50％増加している直流バイ
アス電圧＋50Vにおいても、0V時と同様に1016
spins／cm3の高品位な膜質を有している。
直流バイアス電圧を−100Vから＋100Vの範囲で
測定したスピン密度の変化を示す。同図から明ら
かな様に、成膜密度が50％増加している直流バイ
アス電圧＋50Vにおいても、0V時と同様に1016
spins／cm3の高品位な膜質を有している。
なお、膜質に関するその他の測定値は、以下の
通りであり、種々のデバイスに適した良質の膜質
を有している。即ち、AM１照射下の光導電率〜
10-4Ω-1cm-1、暗導電率〜10-9Ω-1cm-1、活性化エ
ネルギー〜0.8eV、光学的禁止帯幅1.7〜1.8eV、
膜中結合水素量10〜15原子％である。
通りであり、種々のデバイスに適した良質の膜質
を有している。即ち、AM１照射下の光導電率〜
10-4Ω-1cm-1、暗導電率〜10-9Ω-1cm-1、活性化エ
ネルギー〜0.8eV、光学的禁止帯幅1.7〜1.8eV、
膜中結合水素量10〜15原子％である。
次に、上記作用について詳しく検討する。高周
波グロー放電における基板電極への直流電圧バイ
アス効果を明らかにするために、第４図に示すよ
うな等価回路を考える。グロー放電部分のインピ
ーダンスをZg、グロー放電とパワー電極２、基
板電極１、および反応容器壁６、それぞれのシー
ス容器をCc，Ca、およびCwとする。一般に、量
産性をも考慮した平行平板型プラズマCVD装置
は、SUS304などのステンレスで反応容器を作製
しており、容器壁は接地されている。したがつ
て、グロー放電は、平行平板間のみならず、パワ
ー電極と反応容器壁との間にも発生している。こ
のパワー電極から反応容器壁へ逃げる高周波電力
は、第４図の等価回路より、Ca，Cwによつて決
まる。
波グロー放電における基板電極への直流電圧バイ
アス効果を明らかにするために、第４図に示すよ
うな等価回路を考える。グロー放電部分のインピ
ーダンスをZg、グロー放電とパワー電極２、基
板電極１、および反応容器壁６、それぞれのシー
ス容器をCc，Ca、およびCwとする。一般に、量
産性をも考慮した平行平板型プラズマCVD装置
は、SUS304などのステンレスで反応容器を作製
しており、容器壁は接地されている。したがつ
て、グロー放電は、平行平板間のみならず、パワ
ー電極と反応容器壁との間にも発生している。こ
のパワー電極から反応容器壁へ逃げる高周波電力
は、第４図の等価回路より、Ca，Cwによつて決
まる。
すなわち、Caを大きくかつCwを小さくするこ
とにより、投入した高周波電力は、より有効に平
行平板間でのグロー放電により消費されることに
なる。そこで容量Ca，Cwの直流電圧バイアスに
よる変化を調べてみる。CaおよびCwは、それぞ
れ、グロー放電のプラズマポテンシヤルVpと基
板電極電位Vsの差（Vp−Vs）、およびVpと壁の
電位Vw（≡０）の差Vpの関数として表現され
る。Vsは、すなわち直流バイアス電圧となる。
とにより、投入した高周波電力は、より有効に平
行平板間でのグロー放電により消費されることに
なる。そこで容量Ca，Cwの直流電圧バイアスに
よる変化を調べてみる。CaおよびCwは、それぞ
れ、グロー放電のプラズマポテンシヤルVpと基
板電極電位Vsの差（Vp−Vs）、およびVpと壁の
電位Vw（≡０）の差Vpの関数として表現され
る。Vsは、すなわち直流バイアス電圧となる。
測定の結果、直流バイアス電圧に対するプラズ
マポテンシヤルVpの変化は、負のバイアス領域
で一定で、正のバイアス領域で単調増加すること
がわかつた。これに対応するCwの変化は、負の
バイアス領域では一定で、正のバイアス領域で単
調減少することになる。
マポテンシヤルVpの変化は、負のバイアス領域
で一定で、正のバイアス領域で単調増加すること
がわかつた。これに対応するCwの変化は、負の
バイアス領域では一定で、正のバイアス領域で単
調減少することになる。
また（Vp−Vs）の変化は、全バイアス領域で
単調減少するが、Caの変化は、負のバイアス領
域で除々に増加するが、正のバイアス領域では、
増加の度合が負のバイアス領域より大きい。以上
の変化を第５図ａ，ｂに示した。すなわち、正の
バイアス領域では、Cwが小さくかつCaが大きく
なる傾向を示し、平行平板間でのグロー放電に消
費さる電力の増加が生じていると考えられる。こ
のことはプラズマが明るくなり、かつ基板電極に
接近するという現象として観察できる。それで、
SiH4のグロー放電分解がより促進され、成膜速
度が向上する。また膜質が、直流バイアス電圧の
影響を受けないのは、本発明によるａ−Si：Ｈ成
膜法が、グロー放電中の反応種のもつエネルギー
に変化を与えず、それらの総量を増加させる働き
のみを有するためと考えられる。
単調減少するが、Caの変化は、負のバイアス領
域で除々に増加するが、正のバイアス領域では、
増加の度合が負のバイアス領域より大きい。以上
の変化を第５図ａ，ｂに示した。すなわち、正の
バイアス領域では、Cwが小さくかつCaが大きく
なる傾向を示し、平行平板間でのグロー放電に消
費さる電力の増加が生じていると考えられる。こ
のことはプラズマが明るくなり、かつ基板電極に
接近するという現象として観察できる。それで、
SiH4のグロー放電分解がより促進され、成膜速
度が向上する。また膜質が、直流バイアス電圧の
影響を受けないのは、本発明によるａ−Si：Ｈ成
膜法が、グロー放電中の反応種のもつエネルギー
に変化を与えず、それらの総量を増加させる働き
のみを有するためと考えられる。
〔発明の効果〕
以上述べたように本発明は、水素化アモルフア
ス半導体薄膜を製造するプラズマCVD装置の基
板電極に50〜100Vの正の直流バイアス電圧を印
加するようにしているので、グロー放電中のプラ
ズマと基板電極の間のシース容量を大きくさせて
プラズマを基板電極に接近させることができ、そ
の結果、プラズマ状態を変化させずに、すなわち
膜特性を維持したまま、成膜速度を増加させるこ
とができる。同時にプラズマと容器壁とのシース
容量を減少させることができ、その結果、壁面へ
のパワーロスを小さくさせることができプラズマ
を有効に利用することができる。
ス半導体薄膜を製造するプラズマCVD装置の基
板電極に50〜100Vの正の直流バイアス電圧を印
加するようにしているので、グロー放電中のプラ
ズマと基板電極の間のシース容量を大きくさせて
プラズマを基板電極に接近させることができ、そ
の結果、プラズマ状態を変化させずに、すなわち
膜特性を維持したまま、成膜速度を増加させるこ
とができる。同時にプラズマと容器壁とのシース
容量を減少させることができ、その結果、壁面へ
のパワーロスを小さくさせることができプラズマ
を有効に利用することができる。
第１図は本発明の一実施例を示す直流電圧バイ
アス型プラズマCVD装置の概略図、第２図は成
膜速度の直流バイアス電圧依存性を示す特性図、
第３図はスピン密度の直流バイアス電圧依存性を
示す特性図、第４図はグロー放電の等価回路を示
す図、第５図ａはプラズマ電位（Vp）、およびプ
ラズマ電位と直流バイアス電圧（Vs）との差
（Vp−Vs）の直流バイアス電圧依存性を示す特
性図、第５図ｂは基板電極シース容量（Ca）と
反応容器壁シース容量（Cw）の直流バイアス電
圧依存性を示す特性図である。 １……基板電極、２……パワー電極、３……整
合器、４……高周波電源、５ａ，５ｂ……絶縁
体、６……容器壁、７……原料ガス導入管、８…
…直流電源、９……基板。
アス型プラズマCVD装置の概略図、第２図は成
膜速度の直流バイアス電圧依存性を示す特性図、
第３図はスピン密度の直流バイアス電圧依存性を
示す特性図、第４図はグロー放電の等価回路を示
す図、第５図ａはプラズマ電位（Vp）、およびプ
ラズマ電位と直流バイアス電圧（Vs）との差
（Vp−Vs）の直流バイアス電圧依存性を示す特
性図、第５図ｂは基板電極シース容量（Ca）と
反応容器壁シース容量（Cw）の直流バイアス電
圧依存性を示す特性図である。 １……基板電極、２……パワー電極、３……整
合器、４……高周波電源、５ａ，５ｂ……絶縁
体、６……容器壁、７……原料ガス導入管、８…
…直流電源、９……基板。
Claims (1)
- 【特許請求の範囲】 １ 高周波電力供給電極と基板電極間に原料ガス
を流し、該電極間にグロー放電を発生させて前記
原料ガスをプラズマ状態とし、前記基板電極に保
持された基板上にアモルフアス半導体の薄膜を成
長するアモルフアス半導体薄膜の製造方法におい
て、 前記基板電極に50〜100Vの正の直流バイアス
電圧を印加することによつて成膜速度を増加させ
ることを特徴とする水素化アモルフアス半導体薄
膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241092A JPS61119030A (ja) | 1984-11-14 | 1984-11-14 | 水素化アモルフアス半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241092A JPS61119030A (ja) | 1984-11-14 | 1984-11-14 | 水素化アモルフアス半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61119030A JPS61119030A (ja) | 1986-06-06 |
| JPH0556648B2 true JPH0556648B2 (ja) | 1993-08-20 |
Family
ID=17069165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59241092A Granted JPS61119030A (ja) | 1984-11-14 | 1984-11-14 | 水素化アモルフアス半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61119030A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119520A (ja) * | 1986-11-07 | 1988-05-24 | Agency Of Ind Science & Technol | 非晶質シリコン合金堆積法及び装置 |
| JPH02276241A (ja) * | 1989-04-18 | 1990-11-13 | Mitsui Toatsu Chem Inc | 半導体薄膜の形成方法 |
| JPH02276240A (ja) * | 1989-04-18 | 1990-11-13 | Mitsui Toatsu Chem Inc | 非晶質半導体薄膜の形成方法 |
| JP2008115460A (ja) | 2006-10-12 | 2008-05-22 | Canon Inc | 半導体素子の形成方法及び光起電力素子の形成方法 |
-
1984
- 1984-11-14 JP JP59241092A patent/JPS61119030A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61119030A (ja) | 1986-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3236111B2 (ja) | プラズマ処理装置及び処理方法 | |
| KR100491953B1 (ko) | 플라즈마처리 방법 및 장치 | |
| EP0727826B1 (en) | A method for forming a thin semiconductor film | |
| JPH0556648B2 (ja) | ||
| JP2003197536A (ja) | プラズマｃｖｄ装置、非晶質シリコン系薄膜及びその製造方法 | |
| JPH1081968A (ja) | 非晶質シリコン膜の作製法 | |
| US5945353A (en) | Plasma processing method | |
| JPH08279505A (ja) | 絶縁膜の形成方法 | |
| US20020056415A1 (en) | Apparatus and method for production of solar cells | |
| JP4470227B2 (ja) | 成膜方法及び薄膜トランジスタの作製方法 | |
| JP4841735B2 (ja) | 成膜方法 | |
| JP3201576B2 (ja) | 半導体薄膜の製造方法及びその製造方法を用いたプラズマｃｖｄ装置 | |
| JP3615919B2 (ja) | プラズマｃｖｄ装置 | |
| JP4282047B2 (ja) | プラズマ処理装置および半導体装置の製造方法 | |
| Lu et al. | Control of microstructure in a‐SiC: H | |
| JPS6119799Y2 (ja) | ||
| JPH06291061A (ja) | アモルファスシリコン膜の形成方法 | |
| Lu et al. | A new method of depositing amorphous hydrogenated silicon carbide with low IR-detected microstructure | |
| JPH01215982A (ja) | 膜形成装置 | |
| JPH05275354A (ja) | シリコン薄膜の製造法 | |
| JPS57153436A (en) | Semiconductor device | |
| JPS61119029A (ja) | 水素化アモルフアス半導体薄膜の製造方法 | |
| JPH05291149A (ja) | プラズマｃｖｄ装置 | |
| JPH0682623B2 (ja) | 薄膜形成方法とその製造装置 | |
| JP2002134500A (ja) | 絶縁膜の形成方法、その製造装置およびそれを用いた薄膜トランジスタおよびその製造方法 |