JPH0364466A - アモルファスシリコン系半導体膜の製法 - Google Patents

アモルファスシリコン系半導体膜の製法

Info

Publication number
JPH0364466A
JPH0364466A JP19856589A JP19856589A JPH0364466A JP H0364466 A JPH0364466 A JP H0364466A JP 19856589 A JP19856589 A JP 19856589A JP 19856589 A JP19856589 A JP 19856589A JP H0364466 A JPH0364466 A JP H0364466A
Authority
JP
Japan
Prior art keywords
gas
film
semiconductor film
amorphous silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19856589A
Other languages
English (en)
Inventor
Hisashi Higuchi
永 樋口
Atsushi Watanabe
渡辺 敦司
Kazumasa Okawa
大川 和昌
Daigoro Okubo
大五郎 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP19856589A priority Critical patent/JPH0364466A/ja
Publication of JPH0364466A publication Critical patent/JPH0364466A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高い成膜速度により気相成長させることができ
、しかも、成膜面に亘って空間的に安定且つ均一な放電
ができたアモルファスシリコン系半導体膜の製法に関す
るものである。
〔従来技術及びその問題点〕
近時、グロー放電分解法によって製造したアモルファス
シリコン感光体ドラムが実用化されている。このアモル
ファスシリコン膜(以下、アモルファスシリコンをa−
5iと略す)の厚みは一般的に約20〜40μmであり
、その大きな厚みにより製造所要時間は約5〜10時間
に至っている。
かか″る問題点を解決するために既に本発明者;>はグ
ロー放電分解法のなかで反応室内部のガス圧力及び高周
波電力並びに反応室に流入するガス量をそれぞれ所定の
範囲内に設定した場合、成膜速度が著しく大きくなるこ
とを見い出した。
ところで、a−3i悪感光ドラムをグロー放電分解法に
より作製する場合、基本的にば被I′Ij、膜用ドラム
状基板に対して同軸になるように囲む円筒状の電極板を
配置し、そして、該電極板の板面に亘って形成した多数
のガス噴出口よりモノシランガスやドーピングガスなど
を吹き出し、基板に亘って均一な成膜速度が得られるよ
うに工夫されている。
第1図は上記のように電極板を配置した場合のグロー放
電分解装置の一例を示す。
同図中、1は金属から成る円筒形状反応室であり、この
反応室1の内部に円筒形状のグロー放重用電極板2が設
置され、更に電極板2の内部には円筒形状の基板支持体
3と、該基板支持体3に装着した円筒形状の基板4が設
置されている。また、基板支持体3ば基板載置体5の上
に配置され、この基板@置体5には細管状のヒータ一部
6が接続され、ヒータ一部6により基板支持体3が加熱
され、同時に基板4も加熱される、しかも、反応室1の
上部にはモータ一部7が設置され、このモータ一部7は
基板支持体3に接続されている。そして、モータ一部7
により基板支持体3と共に基板4が回転する。
8はガス導入部、9は電極板2に多数個形成されたガス
噴出口であり、a−5i膜気相戒長用ガスはガス導入部
8より導入され、ガス噴出口9を介して基板4の面上に
吹き付けられ、グロー放電に供される。そして、その放
電の残余ガスはガス排出部10より排出される。尚、図
中の矢印はガス流の方向を示す。
また、11は高周波電源であり、その一方の出力端子は
アース側に接地され、他方の出力端子は反応室1の周壁
に接続され、そして、この周壁と電気的に導通された電
極板2にグロー放電用電力が印加される。
以上のような構成のグロー放電分解装置によれば、基板
4が所要な温度に設定され、そして、回転しながら基板
4と電極板2の間でグロー放電が発生し、これにより、
気相成長用ガスが分解するのに伴って基板4上にa −
Si膜が気相成長する。
そこで本発明者等は上記構成のグロー放電分解装置を用
いて、前述した高速成膜の条件によりaSi感光体ドラ
ムを作製する実験を行った。この実験においてはグロー
放電用として通常用いられる13.56MIIzの周波
数の電圧を印加した。
しかしながら、上記実験の結果によれば、基板4と電極
板2の間隔、即ち放電距離が10〜60mm前後であり
、印加電力の反応室流入ガス量に対する比率が1w /
sccm以上である場合、高い成膜速度が得られたが、
その反面、基板4の成膜面に亘って均一な成膜速度が得
られず、また、ガス排出部10付近並びに排気配管内で
強い放電が生じるという問題点が明らかになった。
かかる問題点に鑑み、放電距離を大きくした場合、基板
4の成膜面に亘って比較的均一な成膜速度が得られるよ
うになったが、その反面、電極板2の径が大きくなり、
そのため、グロー放電時に電極板2に付着するa−5i
膜が更に広範囲になり、相対的に基板4に付着するa−
3i膜の成膜面積が小さくなり、これにより、気相成長
用ガスの利用効率が低下するという問題点が生した。
従って本発明者等は上記事情に鑑みて鋭意研究に努めた
結果、印加する高周波電圧の周波数を大きくした場合、
成膜面に亘って空間的に安定且つ均一な放電になること
を見い出した。
本発明は上記知見に基づいて完成されたものであり、そ
の目的は高い成膜速度並びに成膜面に亘る均一な成膜速
度が得られたa−5i系半導体膜の製法を提供すること
にある。
本発明の他の目的は気相成長用ガスの利用効率を高め、
製造効率及び製造コストが改善できたaSi系半導体膜
の製法を提供することにある。
〔問題点を解決するための手段〕
本発明に係るa−3i系半導体膜の製法は、a−5t系
半導体膜気相成長用ガスが導入される反応室の内部を1
0−4〜0.2Torrのガス圧力に設定し、印加する
高周波電力の反応室流入ガス量に対する比率を0.1〜
10w/sccmに設定し、この高周波電力に係る印加
電圧の周波数を20MHz以上に設定してグロ放電を発
生さセたことを相徴とする。
以下、本発明の詳細な説明する。
本発明者等は既にグロー放電用反応室内部のガス圧力を
10−4〜0.2Torr 、好適には0.01〜0.
1Torrの範囲内に設定し、しかも、印加する高周波
電力の流入ガス量に対する比率(以下、電力/ガス量の
比率と略す)を0.1〜10w/sccm、好適には1
〜6 W/sccmの範囲内に設定した場合、高い成膜
速度が得られることを提案した。
本発明は上記成膜条件に対して更に高周波電圧の周波数
を20M11z以上、好適には30〜50MIIZの範
囲内に設定した場合、成膜面に亘って均一な成膜速度が
達成できたことが特徴である。
このように各種条件を数値限定した理由は、ガス圧力が
10− ’Torr未溝の場合には高周波電力が流人ガ
スに十分伝搬されないためであり、一方、0.2Tor
rを越えた場合には気相中での反応速度が大きくなり、
粉体生成量が増大し、これに伴って基板上の成膜速度が
小さくなるためである。
また、電力/ガス量の比率が0.1 W/sccm未満
の場合には流入ガスの分解に要する電力が不足し、その
ために未分解ガスが排出し、ガスの利用効率が低下する
。一方、IOW/sccmを越えた場合に流入ガスの分
解に要する電力に比べて過剰な電力が印加され、これに
より、電力効率が低下する。
更にまた高周波電圧の周波数が20MHz以上になった
場合、放電領域の電子は基板や電極板に到達する前に反
転及び加速が共に増加傾向となり、そのため頻繁にガス
と衝突し、これにより、ガスのイオン化並びに解離が効
率よく行われ、成膜面に亘って空間的に安定且つ均一な
放電となり、その結果、基板面に亘って均一に気相成長
する。
このように周波数を高めた場合、放電距離を長くしなく
とも上記の均−成膜が達成できた。この点について本発
明者等はa−3i悪感光ドラムの作製により実験上確認
した。
a−3i悪感光ドラムを作製する成膜装置の基本構成は
、円筒状被成膜用基板と、該基板に対して実質上同一の
中心軸であるように周設した円筒状電極板とを配置し、
基板と電極板の間に成膜用ガスを導入するとともに両板
の間にグロー放電を発生させるというものであり、その
構成によれば、基板の外径により放電距離が依存する。
本発明者等が行った実験によれば、些仮の外径が20〜
300mmであれば、放電距離が10〜60mmに設定
でき、それ以上に放電距離を長くしなくても基板面に亘
って均一に成膜することができた。
本発明においては、上記a−3i膜にカーボン、ゲルマ
ニウム、スズ、酸素、窒素のいずれか少なくとも一種の
元素を添加しても本発明の目的が達成できる。その添加
元素へとシリコン元素Siとの組成比率をS]+−x 
A x と表した場合、x値が0<x〈0.5の範囲内
であればよい。
かかるa−3i系半導体膜を製作するに当たって用いら
れる気相成長用ガスには下記の通り種々のガスが挙げら
れる。
シリコン元素含有ガスとして5i)14,5i2116
,5i3uaSiFa、 5illF3.5illzF
z、5il13Fなどがある。
ゲルマニウム元素含有ガスとしてG e、lI 4 、
 G e 2 Il b 。
GeJe、 GeF4などがある。
カーボン元素含有ガスとしてCH4,C2H□、 C2
H。
C2116,CF4. C6H6−n Fllなどがあ
る。
スズ元素含有ガスとして5nl14.、 Sn (C1
h) 4などがある。
酸素又は窒素元素の含有ガスとして0□、 N2No。
N20.NI+3などがある。
また、上記気相成長用ガスに周期律表第ma族元素や第
Va族元素を含むドーピングガス並びにキャリアガスを
必要に応して混合する。
ドーピングガスにはBJ6.pH:+、BF3.^sH
:+などがあり、これらのガスにより成膜したa−5i
系半導体膜の価電子制御を行うことができる。
キャリアガスは上述したすべてのガスを輸送するための
ガスであり、例えば11□ガスもしくはHc、N0 e、 Arなどの不活性ガスがある。
かくして本発明によれば、10μm/時以上、更には7
0μm/時以上という高い成膜速度が得られ、その上、
rli、膜面に亘る膜厚のムラ、即ち((膜厚の最大値
−膜厚の最小値)/膜厚の平均値)×1゜Oχにより表
す膜厚ムラが20%以下にまで小さくできた。
しかも、このようにして得た膜の質に関して、電子スピ
ン共鳴装置(ESI?)を用いて欠陥密度に対応するス
ピン密度を測定して求めたところ、2×101b/cm
以下となり、良質な膜であることを確認した。
〔実施例〕
以下、本発明の実施例を述べる。
(例1) 第1図に示すグロー放電分解装置(基板の外径110m
m 、放電距離4(1mm)において、5i)I4ガス
を2゜Osccmで導入し、基板温度を260℃、ガス
圧力を0.05Torr、電力/ガス量の比率を3W/
secmに設定し、そして、印加電圧の周波数は電波法
における電界強度の最大許容値の適用を受けない周波数
として下記(A) 、 (B)及び(C)の3通りに設
定した。
(八)   ・ ・ ・ 13.56MI(z ±6.
1F3kHz(B)  −−・27.12MHz±16
2.72kHz(C)  ・ ・ ・40.68Mtl
z±20.34kllzかくして上記3通りの成膜方法
によりそれぞれ1時間成膜したところ、(八)について
はガス排気部や排気配管内で放電が集中して発生してお
り、そのため、反応室内部の上部付近においては成膜速
度が低くなり、下部付近においては成膜速度が高くなっ
た。
(B)については反応室内部の上部付近で(八)に比べ
て成膜速度が高くなる傾向にあるが、下部付近において
は未だ高い成膜速度であった。
(C)については反応室内部の下部付近で放電集中がな
くなり、放電空間内で均一な放電が発生し、成膜面に亘
って均一な成膜速度が達成できた。
1 2− 上記3通りの成膜方法における膜厚ムラを測定したとこ
ろ、第2図に示す通りの結果が得られた。
尚、同図中の(A) (B) (C)はそれぞれ上記成
膜方法(A) (B) (C)に相当する。
この膜厚ムラは第1図に示す基板4の上から下に至る5
箇所の部位a + b + c + d及びeを各々等
間隔に設定し、その部位の膜厚を測定して求めた。
第2図中の横軸は基板の上下方向に亘る寸法を表し、縦
軸は上記5箇所の部位の測定結果を平均し、その平均値
を零とし、その平均値との差を百分率により表したもの
である。
同図中、・印、Δ印、○印、目印及び■印はそれぞれ部
位a、b、c、d及びeの測定プロットである。
第2図に示す結果より(A) (B)及び(C)の膜厚
ムラはそれぞれ60%以上、約18χ及び10%以下で
あった。
また同図より放電距離が小さい場合でも周波数を高める
ことにより安定な放電となり、膜厚ムラが顕著に小さく
なったことが判る。
(例2) 第1図のグロー放電分解装置を用いて気相成長用ガスと
してS i 2H,ガスとGetlaガスの混合ガスを
導入し、下記の成膜条件(i)により気相成長を行った
ところ、約30μm/時の成膜速度が得られ、(例1)
と同様に膜厚ムラを測定したところ、60χとなり、そ
して、そのSi元素とGe元素の組成比率を測定したと
ころ、Sio、 7sGeo、 25であった。
成膜条件(り SiH4ガス量・・・5003ccm GeH4ガス量・・・101003c ガス圧力 ・・・0.05Torr 電力/ガス量の比率・・・3 W/sccm電圧の周波
数・・・13.56MHz 然るに下記成膜条件(ii)により気相成長を行ったと
ころ、約30μm/時の成膜速度が得られ、膜厚ムラを
測定したところ、1ozとなり、その組成比率はSio
、 eGeo、 2であった。
3 4 成膜条件(ii) S i II 、ガス量−・・500SCCmGeH4
ガス量・・・11003CC ガス圧力 ・・・0.05orr 電力/ガス量の比率・・・3 W/sccm電圧の周波
数・・・40.68MHz (例3) 第1図のグロー放電分解装置を用いて気相成長用ガスと
して5iHnガスとCI+4ガスの混合ガスを導入し、
下記成膜条件(iii )により気相成長を行ったとこ
ろ、約30μm1時の成膜速度が得られ、(例1)と同
様に膜厚ムラを測定したところ、60χとなり、そして
、そのSi元素とC元素のMi戒比率を測定したところ
、Sio、 5SG0.4.であった。
成膜条件(iii ) SiH4ガス量・・・500SCCm CH4ガス量・・・3000sccm ガス圧力 ・・・0.05TOrr 電力/ガス量の比率・・・3 W/sccm電圧の周波
数・・・13.56MHz 然るに下記成膜条件(iv)により気相成長を行ったと
ころ、約30μm/時の成膜速度が得られ、膜厚ムラを
測定したところ、10χとなり、その組成比率はSio
、 5sCo、 a5であった。
瓜基3ぼL工匠L Si)laガス量・・・500sCCmCH,ガス量・
・・3000sccm ガス圧力 ・・・0.05Torr 電力/ガス量の比率・・・3 W/secm電圧の周波
数・・・40MHz (例4) 第1図のグロー放電分解装置を用いて気相成長用ガスと
してSiH4ガスとSnLガスの混合ガスを導入し、下
記成膜条件(V)により気相成長を行ったところ、約3
0μm7時の成膜速度が得られ、5 6 (例1)と同様に膜厚ムラを測定したところ、60χと
なり、そして、そのSi元素とSn元素の組成比率を測
定したところ、Sio、 7sno、 3であった。
成膜条件(V) SiHnガス量・・・500SCCm Sn)14ガス量・・・11005CCガス圧力 ・・
・0.05TOrr 電力/ガス量の比率・・・3 W/sccm電圧の周波
数・・・13.56MHz 然るに下記成膜条件(vi )により気相成長を行った
ところ、約30μm/時の成膜速度が得られ、膜厚ムラ
を測定したところ、10χとなり、その組成比率はSi
o、 7ssno、 25であった。
感敵4ぼL玉止L Sin4ガス量・・・500SCCm SnH4ガス量・・・11003CC ガス圧力 ・・・0.05TOrr 電力/ガス量の比率・・・3 W/sccm電圧の周波
数・・・40.68MHz 〔発明の効果〕 以上の通り、本発明に係るa−3i系半導体膜の製法に
よれば、成膜速度が高くなり、成膜面に亘って均一な成
膜速度が得られた。しかも、放電距離を長くしなくとも
均−成膜が遠戚できるので一個の反応室より複数個の感
光体ドラムを作製する場合、円筒状電極板の径が小さく
なり、気相成長用ガスの利用効率が大きくなる。その結
果、製造効率及び製造コストが改善された。
また、前述した実施例においてはa−3i悪感光ドラム
を製作する場合を例に挙げたが、それ以外に太陽電池、
光センサ、密着型イメージセンサ、TPTなどの各種電
子部品デバイスにも適用でき、高速且つ均一な成膜形成
により低コスト・高品質なデバイスが提供できる。
【図面の簡単な説明】
第1図はグロー放電分解装置の概略図、第2図7 8 (八)(B)(C) は膜厚ムラを表す線図である。 ・グロー放電用電極板 ・基板支持体 ・基板 ・ガス噴出口

Claims (5)

    【特許請求の範囲】
  1. (1)アモルファスシリコン系半導体膜気相成長用ガス
    が導入される反応室の内部を10^−^4〜0.2To
    rrのガス圧力に設定し、印加する高周波電力の反応室
    流入ガス量に対する比率を0.1〜10W/sccmに
    設定し、上記高周波電力に係る印加電圧の周波数を20
    MHz以上に設定してグロー放電を発生させることを特
    徴とするアモルファスシリコン系半導体膜の製法。
  2. (2)前記アモルファスシリコン系半導体膜にカーボン
    、ゲルマニウム、スズ、酸素、窒素のいずれか少なくと
    も一種の元素を添加し、該添加元素Aとシリコン元素S
    iとの組成比率をSi_1_−_xA_xと表してx値
    が0<x<0.5の範囲内である請求項(1)記載のア
    モルファスシリコン系半導体膜の製法。
  3. (3)前記反応室の内部に円筒状被成膜用基板と、該基
    板に対して実質上同一の中心軸であるように周設した円
    筒状電極板とを配置した請求項(1)記載のアモルファ
    スシリコン系半導体膜の製法。
  4. (4)前記電極板に多数個のガス噴出口を形成した請求
    項(3)記載のアモルファスシリコン系半導体膜の製法
  5. (5)前記円筒状被成膜用基板の外径が20〜300m
    mの範囲内であり、該基板と前記円筒状電極板の間隔が
    10〜60mmの範囲内である請求項(3)記載のアモ
    ルファスシリコン系半導体膜の製法。
JP19856589A 1989-07-31 1989-07-31 アモルファスシリコン系半導体膜の製法 Pending JPH0364466A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19856589A JPH0364466A (ja) 1989-07-31 1989-07-31 アモルファスシリコン系半導体膜の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19856589A JPH0364466A (ja) 1989-07-31 1989-07-31 アモルファスシリコン系半導体膜の製法

Publications (1)

Publication Number Publication Date
JPH0364466A true JPH0364466A (ja) 1991-03-19

Family

ID=16393296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19856589A Pending JPH0364466A (ja) 1989-07-31 1989-07-31 アモルファスシリコン系半導体膜の製法

Country Status (1)

Country Link
JP (1) JPH0364466A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534070A (en) * 1993-03-31 1996-07-09 Canon Kabushiki Kaisha Plasma CVD process using a very-high-frequency and plasma CVD apparatus
US5582880A (en) * 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
US5846612A (en) * 1995-04-03 1998-12-08 Canon Kabushiki Kaisha Process for forming high-quality deposited film utilizing plasma CVD
US6410102B1 (en) 1996-06-17 2002-06-25 Canon Kabushiki Kaisha Plasma process method
WO2004083486A1 (ja) * 1993-03-23 2004-09-30 Atsushi Yamagami 超短波を用いたプラズマcvd法及び該プラズマcvd装置
JP2007291554A (ja) * 2006-04-24 2007-11-08 Chuo Spring Co Ltd 色付きワイヤロープ及び色付きワイヤロープ製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5582880A (en) * 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
WO2004083486A1 (ja) * 1993-03-23 2004-09-30 Atsushi Yamagami 超短波を用いたプラズマcvd法及び該プラズマcvd装置
US5534070A (en) * 1993-03-31 1996-07-09 Canon Kabushiki Kaisha Plasma CVD process using a very-high-frequency and plasma CVD apparatus
WO2004087990A1 (ja) * 1993-03-31 2004-10-14 Nobuyuki Okamura 超短波を用いたプラズマcdv法及び該プラズマcdv装置
US5846612A (en) * 1995-04-03 1998-12-08 Canon Kabushiki Kaisha Process for forming high-quality deposited film utilizing plasma CVD
US6410102B1 (en) 1996-06-17 2002-06-25 Canon Kabushiki Kaisha Plasma process method
JP2007291554A (ja) * 2006-04-24 2007-11-08 Chuo Spring Co Ltd 色付きワイヤロープ及び色付きワイヤロープ製造方法

Similar Documents

Publication Publication Date Title
US6065425A (en) Plasma process apparatus and plasma process method
CA1323528C (en) Method for preparation of multi-layer structure film
US5540781A (en) Plasma CVD process using a very-high-frequency and plasma CVD apparatus
JP3697110B2 (ja) プラズマ化学蒸着装置
US4452828A (en) Production of amorphous silicon film
US4545328A (en) Plasma vapor deposition film forming apparatus
JP2566914B2 (ja) 薄膜半導体素子及びその形成法
US4760008A (en) Electrophotographic photosensitive members and methods for manufacturing the same using microwave radiation in magnetic field
JPS62152171A (ja) 薄膜トランジスタの製造方法
JPS6248753B2 (ja)
JPH0364466A (ja) アモルファスシリコン系半導体膜の製法
JPH09129555A (ja) プラズマ化学蒸着装置
JP3631903B2 (ja) プラズマ化学蒸着装置
JP3406936B2 (ja) 超短波を用いたプラズマcvd法及び該プラズマcvd装置
JPH0647730B2 (ja) 堆積膜形成法
US4599971A (en) Vapor deposition film forming apparatus
JPS62146268A (ja) 薄膜製造装置
JPS6191010A (ja) 堆積膜形成法
JP2867150B2 (ja) マイクロ波プラズマcvd装置
JPS62163314A (ja) 薄膜多層構造およびその形成方法
JPH09283449A (ja) プラズマ化学蒸着装置
JPH0645895B2 (ja) 堆積膜形成装置
JP2521953B2 (ja) 半導体化炭素薄膜の製造方法
JPS61193429A (ja) 堆積膜形成法
JPS60230984A (ja) 気相法堆積膜製造装置