JPS61196550A - 半導体ウエハのダイシング方法 - Google Patents
半導体ウエハのダイシング方法Info
- Publication number
- JPS61196550A JPS61196550A JP60039599A JP3959985A JPS61196550A JP S61196550 A JPS61196550 A JP S61196550A JP 60039599 A JP60039599 A JP 60039599A JP 3959985 A JP3959985 A JP 3959985A JP S61196550 A JPS61196550 A JP S61196550A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- semiconductor chip
- semiconductor
- blade
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、Ｌ Ｓ Ｉ （Ｌａｒｇｅ ５ｃａｌｅ
ＩｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔＬ ＶＬＳ
Ｉ （Ｖｅｒｙ Ｌａｒｇｅ ５ｃａｌｅ
Ｉｎｔｓ−ｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等の高集積
度ＩＣクエへのダイシング方法に関するものである。
ＩｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔＬ ＶＬＳ
Ｉ （Ｖｅｒｙ Ｌａｒｇｅ ５ｃａｌｅ
Ｉｎｔｓ−ｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等の高集積
度ＩＣクエへのダイシング方法に関するものである。
最近の高集積度ＩＣではメモリの２５６（Ｄ）ＲＡＭや
１Ｍビット（Ｄ）ＲＡＭＫ見られるよ５Ｋ。
１Ｍビット（Ｄ）ＲＡＭＫ見られるよ５Ｋ。
従来のＩＣやディスクリート（個別半導体）等に比較し
大＠にチップサイズが太き（なっており、これらのチッ
プを熱硬化型モールド樹脂を用いた低圧トランスファ成
型法等でモールド（樹脂封止］したとき、モールド樹脂
の硬化収縮、熱収縮忙より従来に見られない程チップの
端面の角やブレークしたとき発生する不規則な破断面に
大蛍なモールド応力が集中し、その結果、モールド樹脂
層にクラック（割れ）が発生したり、逆にチップが割ね
ることもある。１Ｆ＃端な場合忙はと一ト・サイクルや
ヒート・ショックを印加する前のモールド完了後、室温
に冷却した時点でクラックが発生することもある。
大＠にチップサイズが太き（なっており、これらのチッ
プを熱硬化型モールド樹脂を用いた低圧トランスファ成
型法等でモールド（樹脂封止］したとき、モールド樹脂
の硬化収縮、熱収縮忙より従来に見られない程チップの
端面の角やブレークしたとき発生する不規則な破断面に
大蛍なモールド応力が集中し、その結果、モールド樹脂
層にクラック（割れ）が発生したり、逆にチップが割ね
ることもある。１Ｆ＃端な場合忙はと一ト・サイクルや
ヒート・ショックを印加する前のモールド完了後、室温
に冷却した時点でクラックが発生することもある。
第３図は従来例におけるモールド応力の説明図で、第４
図に示すよう忙、リードフレームのダイスパッド３にグ
イポンドした半導体チップ１（ＩＡはブレークによる断
面を示す）ｔモールド樹脂２でモールドしたときのＡ
−Ａ′線ｗよる断面の光弾性写真を模写して示したもの
であるＣただし、リードフレームのダイスパッドは省略
）にの第３図−かられかるようＫ、半導体チップ１の上
面の角部（稜線ンに大きなモールド応力が、またクエー
ンタイシング後ブレーク（破断）したときの破断面ＩＡ
Ｋ、不規則、不均一なモールド応力（光弾性の縞４で表
すンが集中していることがわかる。
図に示すよう忙、リードフレームのダイスパッド３にグ
イポンドした半導体チップ１（ＩＡはブレークによる断
面を示す）ｔモールド樹脂２でモールドしたときのＡ
−Ａ′線ｗよる断面の光弾性写真を模写して示したもの
であるＣただし、リードフレームのダイスパッドは省略
）にの第３図−かられかるようＫ、半導体チップ１の上
面の角部（稜線ンに大きなモールド応力が、またクエー
ンタイシング後ブレーク（破断）したときの破断面ＩＡ
Ｋ、不規則、不均一なモールド応力（光弾性の縞４で表
すンが集中していることがわかる。
このようなモールド応力の集中が激しい場合には、前述
したようにモールド直後、すなわちモールド樹脂の加熱
硬化が完了して室温に冷却した時点に、これらのモール
ド応力が集中している個所を起点として界面のはく離や
モールド樹脂の割れ。
したようにモールド直後、すなわちモールド樹脂の加熱
硬化が完了して室温に冷却した時点に、これらのモール
ド応力が集中している個所を起点として界面のはく離や
モールド樹脂の割れ。
チップの反りや歪、チップの割れｔ生起し、半導体デバ
イスとして信頼性上満足したものにならな一″０ 〔発明が解決しようとする問題点〕 第３図において、不規則な破断面への不規則なモールド
応力の集中は、半導体ワエＩへｔダイシングするときス
ルーカント（ワエハの厚さ方向全体ｔダイシングするこ
と）することＫより、不規則な破断面ｔな（ゼるのでほ
とんど問題はなくなるが、上面角部へのモールド応力の
集中の解決とはならない。
イスとして信頼性上満足したものにならな一″０ 〔発明が解決しようとする問題点〕 第３図において、不規則な破断面への不規則なモールド
応力の集中は、半導体ワエＩへｔダイシングするときス
ルーカント（ワエハの厚さ方向全体ｔダイシングするこ
と）することＫより、不規則な破断面ｔな（ゼるのでほ
とんど問題はなくなるが、上面角部へのモールド応力の
集中の解決とはならない。
この発明は、このような問題点を解決するためになされ
Ｌもので、チップの切断面の上面角部にモールド応力の
集中が生じないようにした半導体ワエハのダイシング方
法を提供することを目的とする。
Ｌもので、チップの切断面の上面角部にモールド応力の
集中が生じないようにした半導体ワエハのダイシング方
法を提供することを目的とする。
この発明の半導体ワエハのダイシング方法は、半導体ワ
エ・−を個々の半導体チップに切断する際に用いるブレ
ード（切断用の回転刃）の形状ン、半導体チップの切断
面の形状がモールド応力の集中しにくい形状に形成しダ
イシングするようにしたものである。
エ・−を個々の半導体チップに切断する際に用いるブレ
ード（切断用の回転刃）の形状ン、半導体チップの切断
面の形状がモールド応力の集中しにくい形状に形成しダ
イシングするようにしたものである。
この発明−においては、半導体ワエノ１＋”個々の半導
体チップにダイシングした際、ブレードの形状に従った
切断面となることからモールド応力の集中を生じないよ
うにすることができる。
体チップにダイシングした際、ブレードの形状に従った
切断面となることからモールド応力の集中を生じないよ
うにすることができる。
第１図の（Ａ）と（Ｂ）はこの発明で用いるダイシング
用のブレードの各種と、これらのブレードによりダイシ
ングした際の各種の半導体チップの断面形状ｔそれぞれ
示すものである。
用のブレードの各種と、これらのブレードによりダイシ
ングした際の各種の半導体チップの断面形状ｔそれぞれ
示すものである。
第１図（ａ）はブレード５ａＫより半導体ワエへをダイ
シングして半導体チップ６ａとし、かつそのダイシング
縛ヲ平行なダイシング溝７＆としＬもので、さらに半導
体チップ６ａの切断面の上面角部に直線状の面取りが形
成されるようにしたものである。第１図（ｂ）はブレー
ド５ｂＫよりチップ表面にいく程ダイシング溝７ｂが広
くなるよ５にダイシングし、半導体チップ６ｂとしたも
のである。また第１図（ｃ）はブレード５ｃＶＣよりダ
イシングしたもので、平行なダイシング溝１ｃとし、か
つ切断面の上面角部忙アールをつけた面取りが形成され
るよう忙し、半導体チップ６ｃとしたものである。さら
に第１図Ｃｄ）はブレード５ｄＫよリダイシングし半導
体チップ６ｄとしたもので。
シングして半導体チップ６ａとし、かつそのダイシング
縛ヲ平行なダイシング溝７＆としＬもので、さらに半導
体チップ６ａの切断面の上面角部に直線状の面取りが形
成されるようにしたものである。第１図（ｂ）はブレー
ド５ｂＫよりチップ表面にいく程ダイシング溝７ｂが広
くなるよ５にダイシングし、半導体チップ６ｂとしたも
のである。また第１図（ｃ）はブレード５ｃＶＣよりダ
イシングしたもので、平行なダイシング溝１ｃとし、か
つ切断面の上面角部忙アールをつけた面取りが形成され
るよう忙し、半導体チップ６ｃとしたものである。さら
に第１図Ｃｄ）はブレード５ｄＫよリダイシングし半導
体チップ６ｄとしたもので。
ダイシング溝７ｄはチップ上面にいく程広くし、かつ半
導体チップ７ｄの切断面の上面角部にアールをつけた面
取りが形成されるようにしたものである。
導体チップ７ｄの切断面の上面角部にアールをつけた面
取りが形成されるようにしたものである。
上記第１図の（Ａ）のような各棟ブレードを使用してそ
れぞれダイシングすることにより、いずれもチップ表面
の角ｓＶｃモールド応力が集中しないようにすることが
できる。すなわち、例えば第１図（ａ）の形状のブレー
ド５ａｔ用いてダイシングした半導体チップ６ａＶモー
ルド後、第４図のＡ−にと同じ位置における断面の光弾
性写真を第２図に示す。この図から明らかなようＫ、光
弾性の縞４で表すモールド応力は角部への集中が緩和さ
れていることが分かり、縞次数も１／２ ぐらいに低
下し【いることが分かる。
れぞれダイシングすることにより、いずれもチップ表面
の角ｓＶｃモールド応力が集中しないようにすることが
できる。すなわち、例えば第１図（ａ）の形状のブレー
ド５ａｔ用いてダイシングした半導体チップ６ａＶモー
ルド後、第４図のＡ−にと同じ位置における断面の光弾
性写真を第２図に示す。この図から明らかなようＫ、光
弾性の縞４で表すモールド応力は角部への集中が緩和さ
れていることが分かり、縞次数も１／２ ぐらいに低
下し【いることが分かる。
上記のようなブレードでダイシングされた半導体チップ
、例えば６４ Ｋ （Ｄ） ＲＡＭ相当の大きさのチッ
プと、従来方法でダイシング、ブレークしたチップとを
同じモールド樹脂を用いてモールドしたものＹ −１９
６℃の液体チッ素と、２６０℃の半田液中に浸漬するヒ
ート・ショックｙｓｏサイクル印加した結果、従来例の
場合はチップの長手方向の端面からモールド樹脂の表面
へのクラツり（割れ）が発生したのに対し、この発明の
実施例の場合はクランクの発生は認められなかっに０〔
発明の効果〕 ・′の発明は以上説明したとおり、半導体ワエハ’ｔ−
，Ａ々の半導体チップにダイシングする際使用するブレ
ードの形状をモールド樹脂により樹脂封止したとき、半
導体チップの切断面の上面角部にモールド応力が集中し
ないような形状としたので。
、例えば６４ Ｋ （Ｄ） ＲＡＭ相当の大きさのチッ
プと、従来方法でダイシング、ブレークしたチップとを
同じモールド樹脂を用いてモールドしたものＹ −１９
６℃の液体チッ素と、２６０℃の半田液中に浸漬するヒ
ート・ショックｙｓｏサイクル印加した結果、従来例の
場合はチップの長手方向の端面からモールド樹脂の表面
へのクラツり（割れ）が発生したのに対し、この発明の
実施例の場合はクランクの発生は認められなかっに０〔
発明の効果〕 ・′の発明は以上説明したとおり、半導体ワエハ’ｔ−
，Ａ々の半導体チップにダイシングする際使用するブレ
ードの形状をモールド樹脂により樹脂封止したとき、半
導体チップの切断面の上面角部にモールド応力が集中し
ないような形状としたので。
このブレードによりダイシングした場合には樹脂封止後
の半導体チップは、モールド応力集中によるクラック等
の発生のないものが得られる。したがって、歩留りのよ
い、かつ高信頼性の半導体装置が得られる利点がある。
の半導体チップは、モールド応力集中によるクラック等
の発生のないものが得られる。したがって、歩留りのよ
い、かつ高信頼性の半導体装置が得られる利点がある。
第１図の（Ａ）と（Ｂ）はこの発明に用いるダイシング
用の各棟のブレードとそれを用いてダイシングしたとき
の半導体チップの断面形状をそれぞれ示す図、第２図は
この発明のブレードによりダイシングしｒｓ’ｌｌＡの
切断面のモールド応力の発生状況を説明するための図、
第３図は従来例におけるモールド応力の集中の様子乞光
弾性法で観察Ｉ−た結果の概要を示す図、第４図はその
観察場所の断面位置を示す平面図である。 図において、１は半導体チップ、２はモールド樹脂、３
はダイスパッド、４は光弾性の縞、５８〜５ｄはブレー
ド、６ａ〜６ｄは半導体チップ、１ａ〜７ｄはダイシン
グ溝である。 なお、各図中の同一符号は同一まｒｓ＋文相当部分を示
す。 代理人 大巻 増雄 （外２名ン 第１図 （ａ） （ｂ） （ｃ）
（ｄ）第２図 第３図 第４１！Ｉ −Ａ′ 手続補正書（自発） 昭和 年 月 日 １、事件の表示 特願昭（１０−０３９５９９号２
、発明の名称 半導体ウェハのダイシング方法３、
補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者力＝立＝＝
：＝：部 ４、代理人 志岐勺′哉 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 明細書の発明の詳細な説明の欄および図面６、補正の内
容 （１） 明細書第１頁１９行のｒ２５ｅ（Ｄ）Ｊを、
「２５６Ｋ（Ｄ）」と補正する。 （２）同じく第２頁１５〜１９行の「第４図に示すよう
に、リードフレームの・・・・・・ものである」の個所
を下記のように補正する。 「リードフレームにグイボンドした半導体チップ１ （
第３図の１Ａはブレークによる断面を示す。）を第４図
に示すようにモールド樹１ｌＩ２でモールドした時のＡ
−Ａ’のスライス片（約１■１にスライスしたもの）の
光弾性写真を示したものである」（３） 同じく第３
頁４〜５行の「（光弾性のｗｉ４で表す）」を削除する
。 （４）第４図を別紙のように補正する。 以上
用の各棟のブレードとそれを用いてダイシングしたとき
の半導体チップの断面形状をそれぞれ示す図、第２図は
この発明のブレードによりダイシングしｒｓ’ｌｌＡの
切断面のモールド応力の発生状況を説明するための図、
第３図は従来例におけるモールド応力の集中の様子乞光
弾性法で観察Ｉ−た結果の概要を示す図、第４図はその
観察場所の断面位置を示す平面図である。 図において、１は半導体チップ、２はモールド樹脂、３
はダイスパッド、４は光弾性の縞、５８〜５ｄはブレー
ド、６ａ〜６ｄは半導体チップ、１ａ〜７ｄはダイシン
グ溝である。 なお、各図中の同一符号は同一まｒｓ＋文相当部分を示
す。 代理人 大巻 増雄 （外２名ン 第１図 （ａ） （ｂ） （ｃ）
（ｄ）第２図 第３図 第４１！Ｉ −Ａ′ 手続補正書（自発） 昭和 年 月 日 １、事件の表示 特願昭（１０−０３９５９９号２
、発明の名称 半導体ウェハのダイシング方法３、
補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者力＝立＝＝
：＝：部 ４、代理人 志岐勺′哉 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 明細書の発明の詳細な説明の欄および図面６、補正の内
容 （１） 明細書第１頁１９行のｒ２５ｅ（Ｄ）Ｊを、
「２５６Ｋ（Ｄ）」と補正する。 （２）同じく第２頁１５〜１９行の「第４図に示すよう
に、リードフレームの・・・・・・ものである」の個所
を下記のように補正する。 「リードフレームにグイボンドした半導体チップ１ （
第３図の１Ａはブレークによる断面を示す。）を第４図
に示すようにモールド樹１ｌＩ２でモールドした時のＡ
−Ａ’のスライス片（約１■１にスライスしたもの）の
光弾性写真を示したものである」（３） 同じく第３
頁４〜５行の「（光弾性のｗｉ４で表す）」を削除する
。 （４）第４図を別紙のように補正する。 以上
Claims (1)
- 半導体ウェハをブレードを用いて樹脂封止するための
個々の半導体チップにダイシングするダイシング方法に
おいて、前記半導体チップの樹脂封止後のモールド応力
が前記半導体チップの切断面の上面角部に集中しない形
状のブレードによりダイシングすることを特徴とする半
導体ウエハのダイシング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039599A JPS61196550A (ja) | 1985-02-26 | 1985-02-26 | 半導体ウエハのダイシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039599A JPS61196550A (ja) | 1985-02-26 | 1985-02-26 | 半導体ウエハのダイシング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61196550A true JPS61196550A (ja) | 1986-08-30 |
Family
ID=12557575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60039599A Pending JPS61196550A (ja) | 1985-02-26 | 1985-02-26 | 半導体ウエハのダイシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61196550A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007090795A (ja) * | 2005-09-30 | 2007-04-12 | Sanritsu:Kk | 薄板ワークの切断と面取り方法 |
| CN112829076A (zh) * | 2021-01-25 | 2021-05-25 | 刘锐斌 | 一种瓷板单边倒斜角切割设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5386158A (en) * | 1977-01-08 | 1978-07-29 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS60197372A (ja) * | 1984-03-16 | 1985-10-05 | Toshiba Corp | 半導体基板ダイシング用ブレ−ド |
-
1985
- 1985-02-26 JP JP60039599A patent/JPS61196550A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5386158A (en) * | 1977-01-08 | 1978-07-29 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS60197372A (ja) * | 1984-03-16 | 1985-10-05 | Toshiba Corp | 半導体基板ダイシング用ブレ−ド |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007090795A (ja) * | 2005-09-30 | 2007-04-12 | Sanritsu:Kk | 薄板ワークの切断と面取り方法 |
| CN112829076A (zh) * | 2021-01-25 | 2021-05-25 | 刘锐斌 | 一种瓷板单边倒斜角切割设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4246243B2 (ja) | 半導体集積回路装置 | |
| US7968428B2 (en) | Fabrication method of semiconductor circuit device | |
| US6902955B2 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
| US7679175B2 (en) | Semiconductor device including substrate and upper plate having reduced warpage | |
| TW201511209A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| TWI236740B (en) | Chip package structure | |
| JPH01260845A (ja) | 半導体装置 | |
| JPS61196550A (ja) | 半導体ウエハのダイシング方法 | |
| JP2007027794A (ja) | 半導体装置およびその製造方法 | |
| TW201705313A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| KR960005039B1 (ko) | 수지밀봉형 반도체장치 | |
| US20070117259A1 (en) | Semiconductor component and method of manufacture | |
| JP2001298144A (ja) | 半導体装置及びその製造方法 | |
| JPS61184854A (ja) | 樹脂封止形半導体装置 | |
| JP3425378B2 (ja) | 半導体装置の製造方法 | |
| US8105878B2 (en) | Manufacturing method of a semiconductor device having a package dicing | |
| JPH07273256A (ja) | 半導体装置および該装置用ヒートスプレッダー | |
| JP2005142452A (ja) | 半導体装置及びその製造方法 | |
| JPH05121462A (ja) | 半導体装置の製造方法 | |
| JPH0786459A (ja) | 半導体装置 | |
| JP3345759B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6163042A (ja) | 樹脂封止半導体装置 | |
| JPS61144046A (ja) | 半導体装置 | |
| JPS60180127A (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100333383B1 (ko) | 반도체 패키지의 솔더 볼 접합 강도 강화 방법 |