JPS61195024A - 誤り訂正方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 辛暑十の利用分野 本発明は、ディジタル信号の伝送又はディジタル信号記
録再生装置の誤り訂正方法に関する。

従来の技術 まず、誤り訂正符号としてよく用いられるソードンロモ
ン符号について説明する。誤り訂正符号を記述する場合
、ガロア体ＧＨは既約多項式によるベクトル表現、ある
いは巡回群による表現がある。Ｇ鞄）上でのｍ次の既約
多項式Ｆ（りを考えた場合、＠Ｏ＃と＠１”の元しか存
在しないＧＦ（２）上ではＦ　（ｘ）は根を持たないの
で、今、Ｆ　（ｘ）　＝　Ｏを満足する根αを考える。

このとき零元を含むαのべき乗で表わされる２ｍ個の相
異なる元０．α、α２゜・・・・・・４ｍ”ｌは拡大体
ＧＦ（２ｍ）を構成する。ＧＦ（２ｍ）の元は１．α−
（Ｘ）、α２＝（！２Ｌ・・・・・・ａｍ−１，、、（
ｘｍ−１３の線形結合で表現でき次式となる。、 ”Ｏ”１　［”Ｄ”２（ｘ２）”　……”ｍ−１（””
　）あるいは（”ｍ−１１”ｍ−２１・・・・・・”２
ｊ”１１’Ｏ）ここで各係数はＧＦ（２）に属する。

他の表現は巡回群を用いるもので、ＧＦ（２Ｉｎ）から
零元を除く残りの元が大きさ２ｍ−１の乗法群となるこ
とを利用する。従って ０．１（＝ａ２ｍ−１）、ａ、ａ　、ａ　、−０−０，
ａ２ｍ−２となる。リードソロモン符号の一例として、
１ワードをｍビット、としｎワードで１ブロツクを構成
する場合、下記の検査行列Ｈに基づいてに個のチェック
ワードを発生する。

以下、検査ワードとして４個（Ｋ−４）の場合を例にと
る。このとき、検査行列Ｈは となる。送信側の１ブロツクの列ベクトルをＶ。

受信側での列ベクトルＶとすると Ｖ＝Ｖ＋Ｅ ただし、Ｅは伝送中に発生した誤りのベクトル表示であ
り、各要素はＷ、−Ｗｉ＋ｅｉ（ただしｅｉはエラーパ
ターン）で表わされる。従って、受信側で生成されるシ
ンドロームＳ０．Ｓｌ、Ｓ２．Ｓ３は次式％式％ ここでＴは転置を示す記号である。この誤り訂正符号は
１ブロツク内の２ワード誤りまでのエラー訂正が可能で
あシ、誤り位置が判っていれば４ワード誤りまで訂正す
ることができる。

上述のリードソロモン符号による復号方法は以下に示す
ステップで行なわれる。

（、）　　受信信号よりシンドロームＳ０．Ｓ４．Ｓ２
゜Ｓ３を求める。

（ｂ）１ブロツク内の誤りワードの個数を判別する。

（Ｃ）２個以下の誤りの場合、誤り位置が求められる。

（ｄ）　　誤りパターンを求めて訂正を行なう。

（−）のステップでは前述のＨ・■７の演算を行なうと
とによりシンドロームを求めることができる。（ｂ）以
降のステップについては以下 ［１］：ｒ−ラーカない場合、５０−ｓ、＝ｓ２−ｓ３
＝。

〔２〕１ワードエラーの場合、 エラーパターンをｅ、とすると、ＳＯ”ｅｉｌＳ１セα
１ｅｉ、Ｓ２−α２ｅｌ、Ｓ３磨α３１ｅ１より５Ｏ−
ｓｏ。

Ｓ　　−Ｑｏ　、　Ｓ　２”ｑｏ　、　Ｓ３：！ＩＦＯ
が成立する。このときα１　より誤り位置ｉが小さい。

このときのシンドロームＳ０がエラーノくターンｅ・そ
のものとなる。

〔３〕２ワードエラーの場合 エラーパターンを＠　ｉ　＋　ｅ　ｔとすると従って α１（αｉｓｏ＋８．）＝αＩＳ、＋８２α１（αＩＳ
、＋８２）＝αｉＳ２＋８３が成立すれば２ワードエラ
ーと判定され、誤り位置ｊ、］が分かる。このときのエ
ラーノくターンは より求められ、エラー訂正が可能となる。

以上の条件を満たさない場合は３ワ一ド以上の誤りと判
断され、誤り位置があらかじめ判っていなければ訂正す
ることはできない。

との復号後、各ワード１：１に対応したエラーポインタ
信号（誤りの有無を示す）を発生する。訂正能力を向上
さす手段として、異なるデータ信号系列より生成した２
組の誤り訂正符号を用いて順次復号する方法が多くとら
れている。この時、初段の復号で得られたエラーポイン
タ信号を次段の復号の際に参照して誤りの誤検出を防止
して、かつ訂正能力の向上を図っている。このような誤
り訂正方法としては例えば、特開昭５７−２４１４３号
公報に示されている。以下その訂正アルゴリズムについ
て説明する。誤り訂正符号としては前述したリードソロ
モン符号（２ワードまでの誤りを訂正でき、誤りの位置
が判っていれば４ワードまで訂正可能なもの）を使用す
る。初段の復号では、誤りの誤検出、誤訂正を考慮し、
１ワード誤りまでの訂正を行なうようにし、１つのブロ
ック内において２ワ一ド以上のエラーがあると判断した
場合にはそのブロック内のすべてのワードに対応したエ
ラーポインタをエラーを示す状態（例えば”Ｈ”レベル
）にし、それ以外の時はエラーなしを示す状態（例えば
”Ｌ”レベル）にし、その結果を次段の復号器に送る。

次段の復号は、第４図を参照して説明する。まずシンド
ロームが計算され、１ブロツク内のワードに対応するエ
ラーポインタを調べ“Ｈ”の総数Ｎｐが数えられる。と
ころで、次段の復号での各ブロックの信号は初段の復号
後、信号の並び換え（インターリーブ処理）を行ない次
段の復号のためにブロックを再構成したものである。シ
ンドロームから１ブロツク内のエラーの個数が判定され
た後、 （１）エラーなしと判断された場合 Ｎｐと２１　との大小関係により第４図Ａの操作がなさ
れる。ここで、Ｚｌ　　はかなり大きく例えば１ブロツ
ク２８ワードの場合で１４、エラーロケ−シロン１のポ
インタラ調べ、エラーの状態（１＝Ｅ、）であれば次に
Ｎｐ≦２２かどうかを調べ第４図Ｂの操作がなされる。

エラーロケーションｌとポインタの状態が異なれば（ｌ
（Ｅｌ）第４図Ｃの操作がなされる。

以下、第４図のフローチャートに示すように１ワードエ
ラー、２ワードエラーとシンドロームの結果より判定し
た場合でも、ブロック内のエラーポインタの状態と、求
められたエラーロケ−シッフ（Ｄワードに対応するエラ
ーポインタがエラーノ状態を示しているかどうかにより
１ワードエラー訂正、２ワードエラー訂正を行なわない
ものである。

発明が解決しようとする問題点 本発明では、訂正能力の向上を図るため、ブロック毎に
ブロックアドレス信号、及びブロックアドレス信号のた
めの誤り検出符号を付加した構成とし、復号に先立ち、
ブロックアドレス信号の誤り検出を行ない、この誤り検
出結果をエラーポインタ信号に加えて復号の際に参照す
ることによりエラーポインタ信号を用いた場合のみに比
べ、誤りの誤検出・誤訂正を防止した誤り訂正方法を提
供することを目的とする。

問題点を解決するための手段 本発署はディジタル信号の伝送を行なう際ディジタル信
号系列をブロックに分割し、ブロック毎にブロックアド
レス信号、ブロックアドレス信号用誤り検出符号を付加
して、受信側では各ブロックアドレス信号の誤りを検出
し、各ブロックのデータ及び誤り訂正符号と１＝１に対
応した少なくとも１ビツトのエラーポインタ信号を用い
た誤り訂正方法である。

作　　用 本発明は前記ブロックアドレス信号の誤りを検出した結
果（アドレスポインタ）とモラーポインタ信号の両方を
参照し、誤り訂正を行なうことにより誤りの誤検出・誤
訂正を防止することができる。

実施例 誤り訂正符号として誤り訂正符号生成プロック内の２ワ
ードエラーまでを訂正することができ、あらかじめエラ
ーロケーションが判っていれば４ワードエラー訂正まで
可能なリードソロモン符号を例にとり説明する。

まず送信側において初期の状態にあるディジタル信号系
列をインターリーブ処理し第１のブロックを形成し、ブ
ロック内の各ワードより第１の誤り訂正符号を生成する
。更にインターリーブ処理を行ない第２のブロックを構
成して、第２の誤り訂正符号を生成する。この時第１の
誤り訂正符号は第２の誤り訂正符号生成のためのデータ
に含めるようにする。第２のブロックについてはブロッ
ク同期信号、ブロックアドレス信号、ブロックアドレス
信号用誤り検出符号を付加する。そして第０ブロツクよ
゛り順に伝送を行なう。第２図にブロック構成した例を
示す。

第３図に受信装置のブロック図を示す。１はブロックア
ドレス信号の誤り検出回路、２はブロック内のデータ誤
り訂正符号を記憶するためのメモリ、３はエラーポイン
タ信号を記憶するためのメモリ、４はメモリの書込み、
読出しの制御を行なうアドレス発生回路、６は誤りの訂
正を行なう誤り訂正回路である。

まず受信側では、ブロックアドレス誤り検出回路１によ
ってブロックアドレス信号の誤りの検出をし誤りがない
場合はメモリ２のブロックアドレスが示す場所にブロッ
ク内のデータを書込む。ブロックアドレス信号が誤って
いる時はメモリ２ヘデータのかわりに例えば全て”Ｈ”
（１ワード８ビツトであれば“ＦＦ”（１ｏ進表現）を
書込む。

メモリ２は２つに分かれており、一方に一定の長さのブ
ロック信号が書かれると、次は他方に同じ長さのブロッ
ク信号が書かれるしくみになっている。そしてメモリ２
の一方にデータが書かれている間、他方からはデータが
読み出されて誤り訂正回路６で誤りの訂正が行なわれる
。エラーポインタ用メモリ３もメモリ２と同様２つに分
かれ、データと１：１に対応した少なくとも１ビツトの
エラーポインタ信号は、データがメモリ２に書込まれる
のと同時にメそす３に書込まれ、またデータがメモリ２
から読み出されるのと同時にメモリ３よりそのデータに
対応したエラーポインタが読み出される。これらメモリ
２．メモリ３のアドレスはアドレス発生器４によって作
られる。またブロックアドレス誤り検出回路１では誤り
の検出を行なうのと同時、その結果をアドレスポインタ
信号としてブロックアドレス誤り検出回路１内に記憶し
、データが読み出されるのと同時にアドレスポインタ信
号も読み出すようにし、復号の際には、誤り訂正回路５
でシンドロームの計算を行ない誤りの個数を判定する時
にエラーポインタ信号、アドレスポインタ信号の両方を
参照して決定する。

第１図１には初段の復号の訂正アルゴリズム、第１図２
は次段の復号の訂正アルゴリズムを示す。

初段の復号では、第２図の第２のブロックを構成するデ
ータを第０ブロツクより順に読み出す。同時にアドレス
ポインタを読み出す。この場合、アドレスポインタをみ
てエラーを示している場合（例えば＠Ｈ”レベル）はブ
ロックのデータに対応したエラーポインタを全て１Ｈ″
レベル（エラーを示す状態）Ｋする。アドレスポインタ
が″Ｌ”レベルρ時ハシンドロームを計ｊＥＬ、エラー
個数の判定を行なう。エラーなしと判定した場合、工２
−ポインタは全て＠Ｌ”レベルにし、１ワードエラーと
判定した時はエラーロケ−シランｔ−計ｓし、かつエラ
ーパターンを計算して正しい信号を求めて１ワード誤り
訂正を行なう。更にエラーポインタを全て＠Ｌ”レベル
にする。２ワードエラーと判定した場合もエラーロケー
ションを求め、エラーパターンを計算して元のデータを
求め２ワード誤り訂正を行なう。訂正では元の正しいデ
ータをメモリ２に書込み、そのデータに対応したエラー
ポインタをエラーポインタメモリ３に１Ｌ”レベルとし
て書込む。

次段の復号では、第２図の第２のブロックを形成してい
る信号を順にメモリ２より読み出し、かつエラーポイン
タ、アドレスポインタを読み出す。

１ブロツクでエラーポインタが″Ｈ”レベルの個数（Ｎ
ｐ）を数え、かつそのうちでアドレスポインタが”Ｈ”
レベルの個数（Ｎｑ）を数える。シンドロームを算出し
、エラーの個数を判定する。

（１）エラーなしと判定した時 Ｎｑ≧１の時はエラーポインタを全て″Ｈ”にする。Ｎ
−００時は、Ｎｐと２．との大小関係により第２口碑）
のＡの操作を行なう、すなわちエラーポインタをそのま
まにするか、全てエラーとみなし′Ｈ″レベルにする。

このとき２゜は１ブロツクが例えば２８ワードであれば
１４とする。

＠）　１ワードエラーと判定した時 Ｎｑ≧２の時はエラーポインタは全て“Ｈ＃にする。Ｎ
ｑ≦１の時は初段の復号同様、エラーロケーション（す
、エラーパターン（Ｘｉ　）を求める。

Ｎ９−１の時、求めたエラーロケータ５ンのワードのエ
ラーポインタ、アドレスポインタを求め共に＠Ｈ”でな
ければエラーポインタを全て′Ｈ“にする。Ｎ９−０の
時、エラーロケーションｌのワードのエラーポインタが
“Ｈ＃の時１ワード誤り訂正、″Ｌ”の時はＮｐと２２
の大小関係を調ぺＮｐ≦２２の時は初段の復号同様１ワ
ード誤り訂正を行ない、Ｎｐ＞２２の特上エラーポイン
タをそのままにするか、全てエラーとみなして“Ｈ″レ
ベルする。Ｚ２は例えば８とする。

（３）Ｑワードエラーと判定した時 エラーロケータ３ン（ｔｓｉ）ｔ　　エラーパターン（
Ｅｉ、）Ｃρを求める。Ｎ９≧３の時は工２−ポインタ
は全て“Ｈ”とする。Ｎ９＝２の時、エラーロケーショ
ン（ｔｔ５）のエラーポインタ。

アドレスポインタを調べ共に′″Ｈ”でなければエラ・
−ポインタは全て＠Ｈ＃とする。Ｎ９−２の時、それ以
外は２ワード誤り訂正を行なう。Ｎｑ−１の時は、工、
９−　ＣＩケーシッン（ｉ、ｊ）のどちらかのワードの
エラーポインタ、アドレスポインタが共に″Ｈ”でなけ
れば、エラーポインタの全てを″Ｈ”とする。その他の
場合はＮｐと２３の大小関係を調べＮｐ≦２３の時は２
ワード誤り訂正を行ない、Ｎｐ＞２３の時はエラーポイ
ンタをそのままにするか、全てエラーとみなし“Ｈｌと
する。ｚ３は例えば６゜ （４）３ワ一ド以上のエラーと判定した時Ｎ　≦２の時
エラーポインタを全て′″Ｈ＃と一 する。それ以外はエラーポインタはそのままとする。

以上のように、本実施例によれば、各ブロックにブロッ
クアドレス信号、ブロックアドレス用誤り検出符号を付
加して送信を行ない、受信側では、ブロックアドレス信
号の誤りを検出し、アドレスポインタを発生することに
よシ、復号時、エラーポインタとアドレスポインタを参
照して誤りの個数を判定することによシ誤訂正を防止す
ることができる。

発明の詳細 な説明したように、本発明によれば、アドレスポインタ
、エラーポインタ信号の両方を復号の際に参照すること
により誤りの誤検出による誤訂正の拡大を防止するもの
である。

【図面の簡単な説明】

第１図は本発明における一実施例の誤り訂正方法の訂正
アルゴリズムを示したフローチャート、第２図は同実施
例の送信信号のブロック構成を示す図、Ｋ３図は同実施
例の受信装置のブロック図、第４図は従来のＷＡシ訂正
方法の訂正アルゴリズムを示したフローチャートである
。 １・・・・・・ブロックアドレス誤り検出回路、２・・
・・・・メモリ、３・・・・・・ポインタ用メモリ、４
・・・・・・アドレス発生回路、６・・・・・・誤９訂
正回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 襲Ｑ 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 複数の誤り訂正符号を付加したディジタル信号列を一定
   の長さのブロックに分割し、各ブロックには同期信号、
   ブロックアドレス信号、ブロックアドレス信号用誤り検
   出符号を付加してディジタル信号の送信を行ない、受信
   側では各ブロックのブロックアドレス信号の誤りの検出
   し、ブロックアドレス信号の誤り検出結果に基づいてブ
   ロック内のデータをメモリに書込み、初段の復号では前
   記誤り検出結果を参照して誤り訂正を行ない、その結果
   に応じてデータの誤りの有無を示すエラーポインタ信号
   を発生し、次段以降の復号では前記誤り検出結果とエラ
   ーポインタ信号の両方を参照して誤り訂正を行なうこと
   を特徴とした誤り訂正方法。