JPS61194911A - フイルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は各種電子機器に多用されているフィルタ回路に
関し、特に他の電子回路とともに同一半導体基板内に一
体に形成する際に好適なものである。

〔背景技術〕

各種の電子機器゛に使用されているフィルタ回路につい
ては、当業者間において広く知られているものである。

上記フィルタ回路は、一般的にコイル、コンデンサ、抵
抗等からなるが、コイル、コンデンサが半導体基板内に
構成しにくいものであることも知られている。

ソコテ、「ｖＴＲ技術Ｊ　　（１９８１年７月３１日第
４刷発行、発行所啓学出版株式会社、ｐｐｌ　５９〜１
６４）１７）各図に示すように、バンドパスフィルタ、
ローパスフィルタ、バイパスフィルタ等の各種フィルタ
回路は、外付は回路として半導体集積回路外に設けられ
ていた。

一方、電子機器に関する技術的動向の一つに小型かつ軽
量化があり、フィルタ回路に関する上記回路構成は、上
記技術的動向を阻害するものである。また、外付は回路
の増大は、部品数や生産工数が増すことを意味し、これ
らはコスト高の要因になるので好ましくない。

このような観点から、本発明者は同一半導体基板内に電
子回路とこれに用いられるフィルタ回路とを一体く形成
することを考え、これを満足するものとし℃スイッチド
キャパシタフィルタ回路に着目した。

上記スイッチドキャパシタフィルタは、「アナログ回路
の設計」　（昭和５６年３月３０日発行、発行所ＣＱ出
版株式会社、ｐｐ２２１〜２２３）に記載されている。

ところで、上記スイッチドキャパシタフィルタ回路（以
下においてＳＣＦという）は、遮断周波数の制御をスイ
ッチ回路の開閉を行うクロック信号の周波数制御、或い
はスイッチ回路を構成するコンデンサの容量を変えるこ
とによって行っている。

しかし、遮断周波数の設定のため、特に信号発生回路を
設けることは回路構成が複雑になり、回路規模が大にな
って集積度が低下する一因となることが本発明者の検討
により明らかになった。

そして、コンデンサの形成については、半導体集積回路
を形成する際のプロセス条件等を考慮すると、同一のシ
リコン基板上に容量値がことなり、しかも容量値の比精
度のとれたコンデンサを形成することが困難であること
にも気付いた。

更に、数ＰＦの容量値を有するコンデンサは、いわゆる
ＭＯ８容量（Ｍｅｔａｌ　０ｘｉｄｅ　Ｓｅｍ１−ｃｎ
ｄｕｃｔｏｒ）にて形成されるが、この場合問題になる
のは半導体集積回路のサブストレートと上記ＭＯ８容量
との間に寄生容量が形成され、この寄生容量の容量値が
一定でないことから、上記ＳＣＦの精度に限界が生じる
ことにも気付いた。

そし℃、本発明者は、上記種々の問題点を検討した結果
、信号発生回路については、ＳＣＦを使用する電子回路
の信号源を利用すればよいことに気付いた。この場合、
周波数を逓倍、あるいは逓降させる手段を省略し、かつ
遮断周波数を任意に設定し得る方が回路構成上好ましい
。

また、コンデンサについては容量値を実質的に同一にし
、かつ遮断周波数を任意に設定し得る方がデバイスプロ
セス上において好ましいことが判明した。

更に、上記寄生容量については、これを徒に負の要件と
せず、フィルタ回路を構成する要素として積極的に利用
すればよいことに気付いた。

〔発明の目的〕

本発明の目的は、回路構成が簡単である上に遮断周波数
の設定が容易であり、しかも半導体集積回路内に他の電
子回路と一体に形成し得るフィルタ回路を提供すること
にある。

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。

〔発明の概要〕

本願において開示される発明の概要を簡単に述べれば、
下記の通りである。

すなわち、同一半導体基板内に、同一デバイスプロセス
により実質的に同一容量の複数のコンデンサを形成する
とともにスイッチ手段となる０ＭＯ８）ランジスタを形
成し、上記コンデンサと０ＭＯ８）ランジスタによって
複数のスイッチドキャパシタ回路を構成し、その接続段
数が実質的に抵抗変化となる上記複数のスイッチドキャ
パシタ回路と上記コンデンサとの接続により、遮断周波
数の異な、るローパスフィルタとバイパスフィルタとを
構成し、半導体基板内に他の電子回路と一体に所望の周
波数信号を通過せしめるフィルタ回路を構成する、とい
う本発明の目的を達成するものである。

〔実施例−１〕 以下、第１図〜第４図を参照して、本発明を適用したフ
ィルタ回路の第１実施例を説明する。なお、第１図及び
第２図はフィルタ回路の基本的回路動作を示す回路図、
第３図（８）、＠は周波数特性図、第３図は具体的回路
構成を示すものである。

本実施例の特徴は、同一半導体基板内に同一デバイスプ
ロセスにより実質的に同一容量値の複数のコンデンサを
形成するとともに、上記複数のコンデンサと上記半導体
基板内に形成された複数の０ＭＯ８）ランジスタによっ
て複数のスイッチドキャパシタ回路を構成し、上記複数
のスイッチドキャパシタの抵抗と上記コンデンサの容量
とによって遮断周波数を任意に設定し得るように構成し
たことにある。

ｖｉｎは入力信号であり、スイッチＳｔ、Ｓ、はフィル
タ回路Ｆをローパスフィルタ、又はバイパスフィルタに
切り換えるものである。そして、第１図及び第２図に実
線で示す切り換え状態はフィルタ回路Ｆをローパスフィ
ルタになし、点線で示す切り換え状態はバイパスフィル
タになすものである。

各コンデンサＣＩは同一半導体基板内に同一デバイスプ
ロセスにより実質的に同−容量罠形成されたものであり
、スイッチ８１１は同一半導体基板内に形成された０Ｍ
Ｏ８）ランジスタによって構成されている。

そして、スイッチ８１１と各コンデンサＣ０とにより、
本発明でいうスイッチドキャパシタ回路ＳＣ，，ｓｃ、
が構成されている。上記スイッチＳ１□の切り換えは、
クロック信号Ｃ１ｋによって行われるのであるが、その
供給様態ならびにスイッチ８１１の具体例は後述するも
のである。

図示の切り換え状態でスイッチｓｔｔ　、８１！が実線
状態から点線状態に順次切り換えられると、その切り換
え速度、換言すればクロック信号Ｃ１ｋの周波数によっ
て第２図に示すような抵抗Ｒが設定される。従って、図
示の回路構成では、２個の抵抗Ｒと１個のコンデンサＣ
３とによってローパスフィルタ回路Ｆが構成されること
になる。

また、スイッチＳ、、Ｓ、が点線のように切り換えられ
ると、コンデンサＣ３側から入力信号ｖｉｎが供給され
、抵抗Ｒの一端が接地される。従って、この場合は１個
のコンデンサＣＩ　と２個の抵抗Ｒとにより、バイパス
フィルタ回路が構成されることになる。

ここで注目すべきは、上記フィルタ回路忙おける遮断周
波数の設定動作である。

本実施例において、ローパスフィルタ及びバイパスフィ
ル゛りの遮断周波数ｆｃは同一の条件で決定される。す
なわち、 ｆ　ｃ　＝　１　／　２πＪＣＩＲ・・・曲・・曲・・
（！ンで決定される。なお、Ｃ１はコンデンサｃｌの容
量値であり、Ｒはスイッチドキャパシタ回路ｓｃ。

ＳＣ７の抵抗Ｒの和の抵抗値を示すものである。

そして、上記抵抗Ｒは、Ｒ＝ｎ・１／ｆｃｃ１で決定さ
れるので、上記（１３式は、ｆ　ｃ　＝　１７２π」ｎ
　／　ｆ　　・・・・・・・・・・・・・・・（２）に
変形し得る。なお、（２）式におけるｆはクロック信号
Ｃ１ｋの周波数であり、ｎはスイッチドキャパシタ回路
ｓｅｔ、ｓｃ、の接続段数、換言すれば抵抗値を示すも
のである。

従って、クロック信号Ｃ１ｋの周波数ｆが特定されれば
、遮断周波数ｆｃはスイッチドキャパシタ回路ｓｃ、、
ｓｃ、の接続段数、すなわち抵抗Ｒによって決定される
ことになる。

この結果、第１図に示すフィルタ回路Ｆがローパスフィ
ルタに切り換えられた場合は、第３図囚に示すように遮
断周波数ｆｃの低域通過特性が得られ、バイパスフィル
タに切り換えられた場合は第３図０に示すような高域通
過特性が得られる。

次に、第４図について上記フィルタ回路Ｆの具体例を説
明する。なお、コンデンサＣ１〜Ｃ８は上記コンデンサ
Ｃ１に相当するものであるが、説明の便宜のため異なる
符号を付したものであり、同一デバイスプロセスにて形
成されているので、実質的に同一の容量値になされてい
る。そして、スイッチＳ、１．Ｓｌ！とコンデンサＣ７
とで上記スィッチドキャパシタ回路ＳＣ３を構成し、ス
イッチＳＩ！　ｅ　Ｓ　ＨｌとコンデンサＣ１とで上記
スイッチドキャパシタ回路ＳＣ１を構成する。

トランジスタＱｔ　、抵抗Ｒ１はローインピーダンス、
かつドライバビリティが大の信号供給源を構成し、スイ
ッチＳ１．Ｓ、が実線のように切り換えられた状態では
ローパスフィルタを構成し点線のように切り換えられた
状態ではバイパスフィルタを構成する。なお、１はバッ
ファアンプである。

ここで、デバイス構造を説明すると、２１はＰ−のサブ
ストレートであり、図示のように接地されている。２２
はＮ−エピタキシャル層であり、２３はＰ層に形成され
ている。そして、２４は２酸化シリコンにて形成された
絶縁層であり、２５は端子となるメタル層である。また
、２７は２層２３に接続された端子であり、端子２５．
２７間にＭＯＳ容量が形成される。なお、２６はＰ＋絶
縁層であり、いわゆるアイランドを形成し、ＭＯ８容量
容量−Ｃ，を分離するものである。

そして、上記Ｐ層２３とＰ−エピタキシャル層２１との
間に寄生容量Ｃｓが形成される。

上記デバイス構造によると、コンデンサＣ１〜Ｃ３は同
一のデバイスプロセスによって形成し得るので、それら
の容量値は実質的に同一容量になる。従って、上記回路
構成によるスイッチドキャパシタ回路ｓｃ、、ｓｃ、の
抵抗値にバラツキが少なく、遮断周波数ｆｃの変動も低
減される。

なお、上記実施例はスイッチＳ、、Ｓｔの切り換えによ
りローパスフィルタ及びバイパスフィルタ゛を得るよう
に構成したがローパスフィルタとバイパスフィルタとを
個別に構成してもよい。この場合、以下に述べる第２実
施例の如き回路構成を採用することができる。

〔実施例−２〕 以下、第５図〜第８図を参照して本発明の第２実施例を
述べる。

なお、第５図及び第６図はローパスフィルタの回路構成
を示し、第７図及び第８図はバイパスフィルタの回路構
成を示すものである。

本実施例の特徴は、上記寄生容量Ｃｓの有無に関りなく
フィルタを構成したことにある。

ＮチャネルのＭＯＳトランジスタＱＩＩ、Ｑｌｊ。

ＱｓｓとＰチャネルのＭＯＳ）ランジスタＱｌ！。

Ｑ１４　＊　Ｑｔｅとは、いわゆるトランスミッション
ゲートを構成し、上記スイッチＳｓ　、Ｓｔ　、Ｓｇを
構成する。更にコンデンサＣ１とによって上記スイッチ
ドキャパシタ回路ｓｃ、、ｓｃ、を構成する。

クロック信号Ｃ１ｋがローレベルのとき、インバータ１
１の出力信号はハイレベルになるので、この場合はＰチ
ャネルのＭＯＳトランジスタＱ、！。

Ｑｌｊがオンになる。また、クロック信号Ｃ１ｋがハイ
レベルのとき、インバータ１１の出力信号はローレベル
になり、この場合はＮチャネルのＭＯＳトランジスタＱ
　＋ｓがオン状態になる。従って、入力信号ｖｉｎがコ
ンデンサＣ５〜Ｃ３に伝達されるのであるが、スイッチ
ドキャパシタ回路ＳＣ，。

ＳＣ，は上記のように抵抗と看なされ、またコンデンサ
Ｃ１とともにローパスフィルタを構成するので、出力信
号■。ｕｔは高域がカットされることになる。なお、遮
断周波数ｆｃは上記同様に決定される。

そして、上記ローパスフィルタを構成するデバイス構造
は、第６因に示すようになされ、第４図で述べた場合と
同一構造である。

次に、第７図及び第８図を参照してバイパスフィルタを
説明する。

この場合、スイッチドキャパシタ回路ＳＣ，。

ＳＣ，は、クロック信号Ｃ１ｋのレベル変化に対応して
上記同様のオン、オフ動作を行う。

本実施例において注目すべきは、入力信号■ｉｎがコン
デンサＣＩと寄生容量Ｃ＄との間に供給されることであ
る。

すなわち、この場合はコンデンサＣ８の一端を接地して
いないので、寄生容量Ｃｓの介在を無視することはでき
ない。しかし、信号源がローインピーダンスかつドライ
バビリティが大に構成されているので、入力信号ｖｉｎ
が寄生容量Ｃｓを介して接地ラインに分流しても、その
大部分は各コンデンサＣ８をかいしてバイパスフィルタ
に供給される。したがって、スイッチドキャパシタ回路
ＳＣ，，Ｓｅｔが上記回路動作により抵抗と看なし得る
とき、その一端が接地されているので、コンデンサＣ３
との関連でバイパスフィルタが構成される。そして、低
域がカットされた出力信号Ｖｏｕｔが得られる。

上記実施例に述べたようにバイパスフィルタとローパス
フィルタとは個別に構成することができる。しかも、両
者の遮断周波数ｆｃはスイッチドキャパシタ回路の接続
段数によって所望の周波数に設定し得ることも明らかに
された。従って、上記特徴を利用すれば、バンドパスフ
ィルタを極めて簡単に構成することができる。

〔実施例−３〕 次に、第９図〜第１１図を参照して本発明の第３実施例
を説明する。

本実施例の特徴は、上記第２実施例で説明したローパス
、バイパスフィルタを利用してバンドパスフィルタを構
成したことにある。

３１は上記ローパスフィルタに相当し、３２は上記バイ
パスフィルタに相当する。

ここで注目すべきは、上記ローパスフィルタ３１とバイ
パスフィルタ３２の遮断周波数ｆｃｌ。

ｆｃ２が上記スイッチドキャパシタ回路ＳＣ，。

ＳＣ２の接続段数を変えることにより、第１０図（ト）
、＠に示すように互いに異なった所望の周波数に設定さ
れていることである。

この結果、入力端子Ｔ、から出力端子Ｔ、までの間の周
波数特性は、第１１図に示すように両者の周波数特性を
合成したものになる。

従って、出力信号Ｖ。ｕｔとしては、遮断周波数ｆｃｌ
、ｆｃｌで決定される周波数帯域を通過した周波数信号
が得られることになる。

以上の回路動作はフィルタ回路として動作した場合を説
明したものであるが、このフィルタはディジタル信号供
給時には遅延回路としても動作し得るものであり、以下
に第４実施例として遅延動作を説明する。

〔実施例−４〕 以下、第１２図〜第１７図を参照して本発明の第４実施
例を説明する。

なお、本実施例の特徴は、入力信号としてディジタル信
号を供給する場合、その立ちあがり及び立ち下がり特性
を遅延せしめ、遅延量を上記スイッチドキャバクタ回路
ｓｃ、、ｓｃ、の接続段数により、可変し得るように構
成したことにある。

先ｆ、ｉ！１２図〜第１４図忙ついてローパスフィルタ
の特性から説明する。

なお、コンデンサＣ１〜Ｃｓは説明の便宜のため異なっ
た符号を付したものであり、上記各実施例で述べたコン
デンサと同一のものである。

スイッチ８１１〜Ｓｔ、はクロック信号Ｃ１ｋによって
上記のようにきりかえられるものであり、第１２図囚の
場合はコンデンサＣ１に対するチャージはなく、従って
出力信号Ｖ。ｕｔは第１３図及びｆＪＩＪ１４図の特性
Ａに示すように得られない。

（ト）の場合は、スイッチＳ１１ｔＳ１ｍがオン、スイ
ッチｓｔｙがオフであるからコンデンサＣ１に対するチ
ャージは行われるものの、コンデンサＣ３゜Ｃ８へりチ
ャージがなく、出力信号ＶＯｕｔは得られない。

（Ｑの場合は、コンデンサＣ１の電荷がスイッチＳ□を
介してコンデンサＣｔｔにチャージされるので、両者の
電荷は１／２になる。しかし、スイッチＳｔＳはオフで
あるので、コンデンサＣ８へのチャージはな（、この段
階でも出力信号Ｖｏｕｔは得られない。

■の場合は、ｌ／２の電荷がコンデンサＣ１からＣ，へ
移送されるので、両者の電荷は１／４になり、出力信号
■。ｕｔはＰ、として示したレベルになる。

■の場合は、コンデンサＣ１の１の電荷が１／４の電荷
を有するコンデンサＣ３にチャージされるので両者の電
荷は５／８になるが、コンデンサＣ３は１／４の電荷を
保持する。従って、出力信号ＶＯｕｔはＰｌのレベルに
ある。

（ト）の場合は、コンデンサＣ１が１にチャージされる
と同時に、コンデンサＣＩの５／８の電荷が１／４の電
荷を有するコンデンサＣ３にチャージされるので、両者
の電荷は７／１６になり、出力信号ｖ。ｕｔのレベルが
Ｐ、に変化する。

以上の回路動作は順次行われ、最終的には第１４図に示
す遅延特性Ａが得られる。

なお、特性Ｂは、スイッチドキャパシタ回路が４段の場
合の遅延特性を示すものであり、特性Ｃは６段接続の場
合、特性りは８段接続の場合の遅延特性を示すものであ
る。

次に、第１５図〜第１７図を参照して立ち下がり特性の
変化について説明する。

第１５図（ト）のようにスイッチＳｌｌ””’８１ｍが
切り換えられ、入力信号Ｗｉｎが無信号であるとすれば
、各コンデンサにチャージされる電荷はなく、Ｘ。

）’ｓｚ点のレベルはθレベルになる。

■の切り換え状態で、入力信号Ｖｉｎ　（”イレペルの
レジタル信号）が供給されると、スイッチ８１１がオフ
であるからバイパスフィルタは構成されず、コンデンサ
Ｃ，，Ｃ，へのチャージはない。

しかし、２点のレベルは入力信号Ｖｉｎによって１にな
る。従って、遅延特性人は第１６図及び第１７図に示す
ようにＰｌのレベルになる。

０の場合は、コンデンサＣ１の電荷はスイッチＳｔｔを
介して放電され、その電荷は−１になるが、２点はレベ
ルＰ、を保持する。

０の場合は、コンデンサＣＩの電荷がコンデンサＣ１に
チャージされ、それぞれの電荷が一１／２になり、２点
はレベルＰ１を保持する。

■の場合は、コンデンサＣＩの電荷が−１になり、コン
デンサＣ１の電荷がコンデンサＣ３にチャージされるの
で、コンデンサＣ，，Ｃ，の電荷は一１／４になり、２
点のレベルはＰ、のレベル（３／４のレベル）Ｋ低下す
る。

［Ｆ］の場合は、コンデンサＣ１の−１の電荷が一１／
４の電荷を有するコンデンサＣ２にチャージされるので
、それぞれの電荷は一５／８に低下する。しかし、コン
デンサＣ８の電荷は変化せず、出力信号Ｖ。ｕｔはレベ
ルＰ、を保持する。

０の場合は、コンデンサＣ１の電荷は−１に変化し、コ
ンデンサＣ３の一５／８の電荷が一１／４の電荷を有す
るコンデンサＣ３にチャージされるので、それぞれの電
荷は一７／１６に低下する。

従って、出力信号Ｖ。ｕｔはレベルＰ、に示すように低
下する。

上記の如きスイッチＳｔｔ〜ＳｔＳの切り換えにより、
出力信号Ｖ。ｕｔのレベルは頴次低下し、第１７図に示
すような遅延特性Ａを得る。ちなみに、特性Ｂはスイッ
チドキャパシタ回路を４段接続した場合の遅延特性を示
し、特性Ｃ，Ｄはそれぞれスイッチドキャパシタ回路を
６段、８段接続した場合の遅延特性を示すものである。

本実施例において注目すべきは、第１４図と第１７図に
示すように、遅延特性Ａ−Ｄの立ち上がり時と立ち下が
り時とにおいて、レベル変化が表れない時間が存在する
ことである。しかも、その時間幅は各遅延特性Ａ−Ｄに
ついて対称に表れ、各時間幅が等しいことである。

上記フィルタ回路を遅延回路として使用し、例えばディ
ジタルフィルタを構成する場合を考慮すると、パルスに
対する応答遅延量はバイパスフィルタ、ローパスフィル
タの何れの場合も同一であり、これらを組み合わせたと
きは遅延量が相殺される。そして、伝達関数で決定され
る理論的なフィルタ特性を半導体集積回路内に実現する
こと力１可能になり、フィルタ回路の設計が極めて容易
になる。

〔効果〕

（１）スイッチドキャパシタ回路を構成するコンデンサ
とフィルタ回路を構成するコンデンサとを同一デバイス
プロセスによって半導体基板内に形成し、それらのコン
デンサを用いたスイッチドキャ。

パシタ回路の接続段数によって遮断周波数を決定し得る
ので、遮断周波数の設定が容易になる、という効果が得
られる。

（２）上記（１）のデバイス構造により、コンデンサの
容量のバラツキが低減され、遮断周波数の誤差を低減し
得る。

（３）上記（１）の回路構成により、半導体集積回路内
に他の回路と一体にフィルタ回路を構成し得るので、半
導体集積回路の外付は部品を削減し得る、という効果が
得られる。

（４）半導体基板内に形成された同一のコンデンサとス
イッチ手段との組合せによりフィルタ回路を構成し、入
力信号の供給方向をきりかえることにより、ローパスフ
ィルタ、バイパスフィルタを構成し得るので、コンデン
サの利用度が向上する、という効果が得られる。

（５）上記（１）の回路構成により、ローパスフィルタ
とバイパスフィルタとの遮断周波数を異なった周波数に
容易に設定し得るので、上記ローパスフィルタとバイパ
スフィルタとの組合せにより、バンドパスフィルタを極
めて簡単に構成することができる。

（６）入力信号としてディジタル信号を供給した場合、
立ち上がり及び立ち下がり特性をスイッチドキャパシタ
回路の接続段数によって所望の時間幅に遅延させること
ができるので、デジタルフィルタ回路を容易に得ること
ができる。

以上に本発明者忙よってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。

例えば、上記ローパスフィルタとバイパスフィルタとを
組み合わせて帯域消去フィルタを構成することができる
。

また、スイッチドキャパシタ回路を構成するコンデンサ
、及び遮断周波数を決定するコンデンサは２個以上のコ
ンデンサを並列または直列接続して用いてもよい。この
場合、遮断周波数を大幅に変化せしめることができる。

〔利用分野〕

以上の説明では、主として本発明者忙よってなされた発
明をその背景となった利用分野であるフィルタ回路に適
用した場合について説明したが、それに限定されるもの
ではなく、映倫機器にも利用し得る。この場合、クロッ
ク信号としては３．５８ＭＨｚのサブキャリア信号を利
用することができる。

また、本発明はディジタル信号を処理する各種ＯＡ機器
にも利用することができる。

本発明は少なくとも、フィルタ回路を使用する各種の電
子機器に利用することができる。

【図面の簡単な説明】

第１図〜第４図は本発明を適用したフィルタ回路の第１
実施例を示すものであり、 第１図は基本的回路動作を示すフィルタ回路の回路図、 第２図は上記フィルタ回路の回路動作を示す等制約回路
図、 第３図囚、＠は回路動作を説明する周波数特性図、 第４図は上記フィルタ回路の一具体例を示す回路図、 第５図〜第８図は本発明の第２実施例を示すものであり
、 第５図はローパスフィルタの回路図、 第６図は上記ローパスフィルタとデバイス構造とを示す
回路図、 第７図はバイパスフィルタの回路図、 第８図は上記バイパスフィルタとデバイス構造とを示す
回路図、 第９図〜第１１図は本発明の第３実施例を示すものであ
り、 第９図はバンドパスフィルタの回路構成を示すブロック
ダイアグラム、 第１０図囚、＠は上記バンドパスフィルタを構成するロ
ーパスフィルタ、バイパスフィルタの周波数特性図、 第１１図はバンドパスフィルタの周波数特性図、第１２
図〜第１７図は本発明の第４笑施例を示すものであり、 第１２図（８）〜［Ｆ］はローパスフィルタの遅延動作
−を示す回路図、 第１３図は遅延動作を説明する出力信号■。ｕｔの特性
図、 第１４図は上記出力信号Ｖ。ｕｔの変化を示す特性図、 第１５図＾〜（ｑはバイパスフィルタの遅延動作を説明
する回路図、 第１６図は遅延動作を説明する出力信号Ｖｏｕｔの特性
図、 第１７図は上記出力信号Ｖ。ｕｔの変化を示す特性図で
ある。 Ｆ・・・フィルタ回路、ｓｃ、、ｓｃ、・・・スイッチ
ドキャパシタ回路、Ｓ、、Ｓ、・・・スイッチｓ　Ｃ１
・・・コンデンサ、Ｓ１１〜Ｓ０・・・スイン？、Ｑｔ
・・・トランジスタ、Ｖｉｎ・・・入力信号、Ｖｏｕｔ
・・・出力信号、Ａ、Ｂ、Ｃ，Ｄ・・・出力特性、１・
・・バッファアンプ、１１・・・インバータ、２１・・
・サブストレート、２２・・・Ｎ−エピタキシャル層、
２３・・・Ｐ層、２４・・・絶縁層、２５・・・メタル
層、２６・・・Ｐ＋層、Ｃ１ｋ・・・クロック信号。 第　　１　　図 第　　２　　図 第　　３　　図 第　　７　　図 第　　８　　図 ｆ 第　　９　　図 第１０図 第１１図 第１５図 第１５図 第１６因

Claims (4)

【特許請求の範囲】
1. （１）同一半導体基板内に形成された実質的に同一容量
   のコンデンサと、
2. （２）上記複数のコンデンサと、所望周波数の制御信号
   の周期により開閉制御される複数のスイッチ手段とによ
   り構成され、その接続段数の変化が実質的な抵抗値変化
   となる複数のスイッチドキャパシタ回路、 をそれぞれ具備し、上記複数のコンデンサのうちの１の
   コンデンサと上記複数のスイッチドキャパシタ回路とで
   積分回路を構成し、上記複数のスイッチドキャパシタ回
   路の接続段数の変化により所望の遮断周波数の低域通過
   特性を得る第１のフィルタ回路と、
3. （３）同一半導体基板内に形成された実質的に同一容量
   の複数のコンデンサ、
4. （４）上記複数のコンデンサと、所望周波数の制御信号
   により開閉制御される複数のスイッチ手段とにより構成
   され、その接続段数の変化が実質的な抵抗値の変化とな
   る複数のスイッチドキャパシタ回路、 をそれぞれ具備し、上記複数のコンデンサのうちの１の
   コンデンサと上記複数のスイッチドキャパシタ回路とで
   微分回路を構成し、上記複数のスイッチドキャパシタ回
   路の接続段数により所望の遮断周波数の高域通過特性を
   得る第２のフィルタ回路とにより所望の信号通過帯域幅
   を設定し得るように構成したことを特徴とするフィルタ
   回路。