JPS6119133B2 - - Google Patents
Info
- Publication number
- JPS6119133B2 JPS6119133B2 JP2684178A JP2684178A JPS6119133B2 JP S6119133 B2 JPS6119133 B2 JP S6119133B2 JP 2684178 A JP2684178 A JP 2684178A JP 2684178 A JP2684178 A JP 2684178A JP S6119133 B2 JPS6119133 B2 JP S6119133B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- impedance
- stage
- negative feedback
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/347—Negative-feedback-circuit arrangements with or without positive feedback using transformers
Description
【発明の詳細な説明】
本発明は帰還ループを構成する増幅部に共役複
素インピーダンス整合を施したコレクタ接地形式
のトランジスタを含む負帰換増幅器に関するもの
である。
素インピーダンス整合を施したコレクタ接地形式
のトランジスタを含む負帰換増幅器に関するもの
である。
負帰換増幅器の高周波化、広帯域化に対し、そ
の技術的な課題は、いかに増幅器系の過剰位相推
移をおさえ、安定で作りやすい増幅器を実現する
かにあり、その具体的成果として、増幅部にコレ
クタ接地形のトランジスタを含む構成が最適であ
るとの結論が得られている（例えば、辻、山下
「バイポーラトランジスタの過剰位相推移」信学
会、通信方式研究会資料CS77−135）。その中で
も、初段、終段にエミツタ接地、中段にコレクタ
接地としたトランジスタ３段構成による負帰換増
幅器（以下ECE形式と略す）が、総合的な特性
上すぐれている（山下他「大容量海底同軸伝送方
式の検討」信学会、通信方式研究会資料CS76−
111）のであるが、コレクタ接地段における電力
利得がないため、比較的低利得のトランジスタに
対してのみ適用領域が開かれたのみで、高利得を
要求される増幅器の場合では、エミツタ接地形式
３段で構成される増幅器を採用せざるをえず、安
定に負帰還をかけるために、負帰還ループの長さ
を極端に短かくしたり、非常に複雑な利得整形を
行なわなければならないのが現状である。
の技術的な課題は、いかに増幅器系の過剰位相推
移をおさえ、安定で作りやすい増幅器を実現する
かにあり、その具体的成果として、増幅部にコレ
クタ接地形のトランジスタを含む構成が最適であ
るとの結論が得られている（例えば、辻、山下
「バイポーラトランジスタの過剰位相推移」信学
会、通信方式研究会資料CS77−135）。その中で
も、初段、終段にエミツタ接地、中段にコレクタ
接地としたトランジスタ３段構成による負帰換増
幅器（以下ECE形式と略す）が、総合的な特性
上すぐれている（山下他「大容量海底同軸伝送方
式の検討」信学会、通信方式研究会資料CS76−
111）のであるが、コレクタ接地段における電力
利得がないため、比較的低利得のトランジスタに
対してのみ適用領域が開かれたのみで、高利得を
要求される増幅器の場合では、エミツタ接地形式
３段で構成される増幅器を採用せざるをえず、安
定に負帰還をかけるために、負帰還ループの長さ
を極端に短かくしたり、非常に複雑な利得整形を
行なわなければならないのが現状である。
一方、利得を向上させる技術としては、トラン
ジスタ段間において、インピーダンス整合トラン
スを用いる方法と、共役複素インピーダンス整合
を用いる方法とが公知であり、前者においては、
その広帯域性により比較的周波数の低い領域にお
ける負帰換増幅器において用いられてきたが、使
用帯域が100MHzを超える負帰還増幅器には、整
合トランジスタの実現性が困難となり、その使用
が敬遠される方向にある。後者における共役複素
インピーダンス整合による技術は、マイクロ波領
域における増幅器等で必須の技術として用いられ
ているが、特定の周波数に対してのみ整合条件を
作り出すもので、本質的に狭帯域であり、同軸伝
送システム用中継器に用いられるような広域負帰
還増幅器に対しては全く考慮されていないのが現
状である。
ジスタ段間において、インピーダンス整合トラン
スを用いる方法と、共役複素インピーダンス整合
を用いる方法とが公知であり、前者においては、
その広帯域性により比較的周波数の低い領域にお
ける負帰換増幅器において用いられてきたが、使
用帯域が100MHzを超える負帰還増幅器には、整
合トランジスタの実現性が困難となり、その使用
が敬遠される方向にある。後者における共役複素
インピーダンス整合による技術は、マイクロ波領
域における増幅器等で必須の技術として用いられ
ているが、特定の周波数に対してのみ整合条件を
作り出すもので、本質的に狭帯域であり、同軸伝
送システム用中継器に用いられるような広域負帰
還増幅器に対しては全く考慮されていないのが現
状である。
本発明の目的は、広帯域負帰還増幅器としてす
ぐれた回路構成であるECE形成に対し、共役イ
ンピーダンス整合をとりながらループ利得の整形
をする技術を適用することにより、より高利得
で、広帯域な増幅器として実現することにある。
ぐれた回路構成であるECE形成に対し、共役イ
ンピーダンス整合をとりながらループ利得の整形
をする技術を適用することにより、より高利得
で、広帯域な増幅器として実現することにある。
次に本発明を、図面を用いて説明する。第１図
は従来のECE形式によるハイブリツド負帰還増
幅器を示すものである。図中、説明に不要な部分
の直流回路等は省略してある。以下、説明に用い
る図面に対しても同様に考える。第１図の従来の
回路構成によれば、ハイブリツドトランス１，２
及びバランス抵抗１２，１３及び帰還回路１１及
びトランジスタ３，４，５により、ECE形式の
負帰還増幅器が構成され、プラス側が基準電位に
接続され、コンデンサ９にて信号成分がバイパス
されるＥの直流電源１０にて給電される。また、
トランジスタ３には直流バイアス電流ＩCを流す
ために、抵抗６，７、チヨークコイル８が用意さ
れている。ここでトランジスタを高出力化、低歪
率化するためには、トランジスタ３のコレクタ、
エミツタ間電圧ＶCEは、ある程度の大きさに保つ
ことが必要であり、この条件からは、抵抗７は少
なければ少ないほど良好であり、一方、交流信号
に対しては、抵抗７とチヨークコイル８の直列接
続されたインピーダンス回路はトランジスタ３の
出力インピーダンス、トランジスタ４の入力イン
ピーダンスは非常に高いので、トランジスタ３の
出力に並列に挿入される損失回路を構成するため
に、高利得化の条件から抵抗７は大きければ大き
いほど良く、その結果として、抵抗７の大きさ
は、ＶCEで制限を受ける抵抗値をとり、インピー
ダンスの不足分をチヨークコイル８で補償すると
いう方法がとられていた。このようにトランジス
タのバイアス方法や、トランジスタ段間の接続に
細心の注意を用いて、挿入損失を非常に少なく構
成された従来のECE形式の増幅器でも、利得の
点でエミツタ接地３段増幅器に比べて劣るとされ
ていた。
は従来のECE形式によるハイブリツド負帰還増
幅器を示すものである。図中、説明に不要な部分
の直流回路等は省略してある。以下、説明に用い
る図面に対しても同様に考える。第１図の従来の
回路構成によれば、ハイブリツドトランス１，２
及びバランス抵抗１２，１３及び帰還回路１１及
びトランジスタ３，４，５により、ECE形式の
負帰還増幅器が構成され、プラス側が基準電位に
接続され、コンデンサ９にて信号成分がバイパス
されるＥの直流電源１０にて給電される。また、
トランジスタ３には直流バイアス電流ＩCを流す
ために、抵抗６，７、チヨークコイル８が用意さ
れている。ここでトランジスタを高出力化、低歪
率化するためには、トランジスタ３のコレクタ、
エミツタ間電圧ＶCEは、ある程度の大きさに保つ
ことが必要であり、この条件からは、抵抗７は少
なければ少ないほど良好であり、一方、交流信号
に対しては、抵抗７とチヨークコイル８の直列接
続されたインピーダンス回路はトランジスタ３の
出力インピーダンス、トランジスタ４の入力イン
ピーダンスは非常に高いので、トランジスタ３の
出力に並列に挿入される損失回路を構成するため
に、高利得化の条件から抵抗７は大きければ大き
いほど良く、その結果として、抵抗７の大きさ
は、ＶCEで制限を受ける抵抗値をとり、インピー
ダンスの不足分をチヨークコイル８で補償すると
いう方法がとられていた。このようにトランジス
タのバイアス方法や、トランジスタ段間の接続に
細心の注意を用いて、挿入損失を非常に少なく構
成された従来のECE形式の増幅器でも、利得の
点でエミツタ接地３段増幅器に比べて劣るとされ
ていた。
さらに、従来のECE形式を含めて、広帯域の
負帰還増幅器では、トランジスタの接続に際し
て、各段の出力インピーダンスと入力インピーダ
ンスに対して複素共役整合を取るような技術はそ
の狭帯域性により採用されなかつたのであるが、
ECE形式における初段エミツタ接地トランジス
タ３の出力インピーダンスＺ〓１と中段コレクタ接
地トランジスタの入力インピーダンスＺ〓２は、第
２図ａの測定条件で、第２図ｂのインピーダンス
チヤート上に示すように、非常に高く、なおかつ
容量性であり、さらに注目すべきことは、ほとん
ど等しい特性を有していることである。
負帰還増幅器では、トランジスタの接続に際し
て、各段の出力インピーダンスと入力インピーダ
ンスに対して複素共役整合を取るような技術はそ
の狭帯域性により採用されなかつたのであるが、
ECE形式における初段エミツタ接地トランジス
タ３の出力インピーダンスＺ〓１と中段コレクタ接
地トランジスタの入力インピーダンスＺ〓２は、第
２図ａの測定条件で、第２図ｂのインピーダンス
チヤート上に示すように、非常に高く、なおかつ
容量性であり、さらに注目すべきことは、ほとん
ど等しい特性を有していることである。
今、最も利得の制御が必要とされる信号伝達帯
域上限の周波数f3に着目して Ｚ〓１≒Ｚ〓２＝Ｒ−jXＺ〓f3 と仮定するならば、共役整合を取るためにはＺ〓１
又は、Ｚ〓２どちらかを共役値にする無損失インピ
ーダンス変換を行なえば良い。一方、トランジス
タ３のコレクタ出力端子には、必然的にバイアス
電流を供給するための素子が、基準電位間に接続
されなければならないから、Ｚ〓１に対し、インピ
ーダンス変換するのが妥当である。従つて、Ｚ〓１
をＺ〓２と共役状態とするには、 となるＺ〓０を初段エミツタ接地トランジスタ３の
コレクタ端子と基準電位間に接続すればよく、こ
の場合、Ｚ〓０は Ｚ〓０＝ｊＲ２＋Ｘ２／２ＸＺ〓f3 で決定される。これは、純インダクタンスで実現
可能であり、f3以外の周波数においても、同様に
比較的容易にインダクタンスのみで共役インピー
ダンス整合がとれる。しかしながら、この状態の
ままでは、f3においてきわめて高い利得が得られ
るにもかかわらず、狭帯域であるために、広帯域
の負帰還増幅器には全く適さない。従つて、本発
明では第３図のように構成することにより、共役
インピーダンス整合をとりながら、高利得、広帯
域化を計るのである。
域上限の周波数f3に着目して Ｚ〓１≒Ｚ〓２＝Ｒ−jXＺ〓f3 と仮定するならば、共役整合を取るためにはＺ〓１
又は、Ｚ〓２どちらかを共役値にする無損失インピ
ーダンス変換を行なえば良い。一方、トランジス
タ３のコレクタ出力端子には、必然的にバイアス
電流を供給するための素子が、基準電位間に接続
されなければならないから、Ｚ〓１に対し、インピ
ーダンス変換するのが妥当である。従つて、Ｚ〓１
をＺ〓２と共役状態とするには、 となるＺ〓０を初段エミツタ接地トランジスタ３の
コレクタ端子と基準電位間に接続すればよく、こ
の場合、Ｚ〓０は Ｚ〓０＝ｊＲ２＋Ｘ２／２ＸＺ〓f3 で決定される。これは、純インダクタンスで実現
可能であり、f3以外の周波数においても、同様に
比較的容易にインダクタンスのみで共役インピー
ダンス整合がとれる。しかしながら、この状態の
ままでは、f3においてきわめて高い利得が得られ
るにもかかわらず、狭帯域であるために、広帯域
の負帰還増幅器には全く適さない。従つて、本発
明では第３図のように構成することにより、共役
インピーダンス整合をとりながら、高利得、広帯
域化を計るのである。
本発明によればエミツタ接地形式トランジスタ
３，５を初段、終段に用い、コレクタ接地形式ト
ランジスタ４を中段に用いるトランジスタ３段構
成による負帰還増幅器において、初段トランジス
タ３のコレクタ出力を中段トランジスタ４のベー
ス入力に接続するａ点と基準電位間に、少くとも
１つの共振周波数を有し、直流に対してはインダ
クタンス１４と抵抗の直列接続となるように構成
される該インダクタンス１４とインピーダンスの
直列接続されて成る２端子回路網を接続し、この
２端子回路網を介して、切段エミツタ接地トラン
ジスタ３のコレクタ直流バイアス電流を供給する
ように構成するのである。
３，５を初段、終段に用い、コレクタ接地形式ト
ランジスタ４を中段に用いるトランジスタ３段構
成による負帰還増幅器において、初段トランジス
タ３のコレクタ出力を中段トランジスタ４のベー
ス入力に接続するａ点と基準電位間に、少くとも
１つの共振周波数を有し、直流に対してはインダ
クタンス１４と抵抗の直列接続となるように構成
される該インダクタンス１４とインピーダンスの
直列接続されて成る２端子回路網を接続し、この
２端子回路網を介して、切段エミツタ接地トラン
ジスタ３のコレクタ直流バイアス電流を供給する
ように構成するのである。
第３図ａの本発明の実施例によれば、広帯域負
帰還増幅器において最も利得の制御が必要とされ
る信号伝送帯域上限の周波数f3について、前述の
説明による原理により共役インピーダンス整合の
とれるインダクタンス１４を定める。次に該イン
ダクタンス１４とによつて定まる共振周波数f0が
f3より低い周波数となるようにコンデンサ１７を
定めればf3とf0における利得は抵抗１５によつて
適当な値に調整することができる。この事実は、
f0＜f3であることにより、f3におけるインピーダ
ンス回路１８のインピーダンスの虚数部が、イン
ダクタンスの性質を保存しているプラスの符号を
持ち、共役整合に対する条件を比較的満足しなが
ら電力損失素子である抵抗１５により適当な損失
を与える一方、f0におけるインピーダンス回路１
８のインピーダンス値を抵抗１５によりある値に
保つことができるという理由によるのである。
又、インダクタンス１４と抵抗１５の接続順序を
逆にしても作用効果は全く同じである。さらに、
f0よりも低い周波数領域における、インピーダン
ス回路１８による並列挿入損失は抵抗１６により
制御可能であるから、（第３図ｂ，ｃの場合で
は、抵抗７による）これらの素子の適当な定数の
選択により、非常に広帯域な周波数領域にわたつ
て、利得制御に対する任意性が発生するのであ
る。第３図におけるｂ，ｃの図はインピーダンス
回路１８の他の実現回路例であり、原理は全く同
一である。
帰還増幅器において最も利得の制御が必要とされ
る信号伝送帯域上限の周波数f3について、前述の
説明による原理により共役インピーダンス整合の
とれるインダクタンス１４を定める。次に該イン
ダクタンス１４とによつて定まる共振周波数f0が
f3より低い周波数となるようにコンデンサ１７を
定めればf3とf0における利得は抵抗１５によつて
適当な値に調整することができる。この事実は、
f0＜f3であることにより、f3におけるインピーダ
ンス回路１８のインピーダンスの虚数部が、イン
ダクタンスの性質を保存しているプラスの符号を
持ち、共役整合に対する条件を比較的満足しなが
ら電力損失素子である抵抗１５により適当な損失
を与える一方、f0におけるインピーダンス回路１
８のインピーダンス値を抵抗１５によりある値に
保つことができるという理由によるのである。
又、インダクタンス１４と抵抗１５の接続順序を
逆にしても作用効果は全く同じである。さらに、
f0よりも低い周波数領域における、インピーダン
ス回路１８による並列挿入損失は抵抗１６により
制御可能であるから、（第３図ｂ，ｃの場合で
は、抵抗７による）これらの素子の適当な定数の
選択により、非常に広帯域な周波数領域にわたつ
て、利得制御に対する任意性が発生するのであ
る。第３図におけるｂ，ｃの図はインピーダンス
回路１８の他の実現回路例であり、原理は全く同
一である。
一方、中段コレクタ接地トランジスタの入力イ
ンピーダンスＺ〓Ｂは終段エミツタ接地トランジス
タ５の入力インピーダンスに強く依存する量であ
るから、Ｚ〓２を前述の議論が成りたつような、充
分高いインピーダンスとして保ち、かつ、終段ト
ランジスタ５のバラツキによる影響を抑えておく
必要がある。この問題を解決するのが本発明の第
２の実施例によるものである。
ンピーダンスＺ〓Ｂは終段エミツタ接地トランジス
タ５の入力インピーダンスに強く依存する量であ
るから、Ｚ〓２を前述の議論が成りたつような、充
分高いインピーダンスとして保ち、かつ、終段ト
ランジスタ５のバラツキによる影響を抑えておく
必要がある。この問題を解決するのが本発明の第
２の実施例によるものである。
第４図は、本発明第２の実施例である。終段エ
ミツタ接地トランジスタ５のエミツタ端子と、基
準電位間に、Ｚ〓３のインピーダンス１９を接続
し、電流帰還を施すことによりトランジスタ５の
入力インピーダンスをある値に保つようにする。
このようにすることにより、中段トランジスタ４
の入力インピーダンスＺ〓２は、安定した値に保存
されるのである。
ミツタ接地トランジスタ５のエミツタ端子と、基
準電位間に、Ｚ〓３のインピーダンス１９を接続
し、電流帰還を施すことによりトランジスタ５の
入力インピーダンスをある値に保つようにする。
このようにすることにより、中段トランジスタ４
の入力インピーダンスＺ〓２は、安定した値に保存
されるのである。
このように、本発明を用いることにより、きわ
めて簡単な回路構成で、利得調整範囲が広帯域な
周波数にわたり、かつ従来のECE形式の負帰還
増幅器に比較して高利得な増幅器がはじめて実現
できるのである。
めて簡単な回路構成で、利得調整範囲が広帯域な
周波数にわたり、かつ従来のECE形式の負帰還
増幅器に比較して高利得な増幅器がはじめて実現
できるのである。
第５図は第１図の従来形式と本発明による第３
図回路形式における負帰還ループ利得特性を示す
もので、本発明の効果がきわめて明確に説明でき
る。この場合の本発明による回路の定数は第３図
ａにおいてトランジスタ３，４を25C653、抵抗
１４を430Ω、インダクタンス１４を8.5μＨ、抵
抗１６を1KΩ、コンデンサ１７を300pF、f3を
18MHzとしている。
図回路形式における負帰還ループ利得特性を示す
もので、本発明の効果がきわめて明確に説明でき
る。この場合の本発明による回路の定数は第３図
ａにおいてトランジスタ３，４を25C653、抵抗
１４を430Ω、インダクタンス１４を8.5μＨ、抵
抗１６を1KΩ、コンデンサ１７を300pF、f3を
18MHzとしている。
第１図は従来の構成によるECE形式負帰還増
幅器を説明するための図、第２図ａ，ｂはECE
形式における初段トランジスタの出力インピーダ
ンスと、中段トランジスタの入力インピーダンス
を説明するために図、第３図ａ，ｂ，ｃは本発明
の第１の実施例、第４図は本発明の第２の実施
例、第５図は従来構成と本発明による構成による
帰還ループ利得を比較するための図である。 １，２……ハイブリツドトランス、３，４，５
……ECE形式を構成するトランジスタ、９……
直流阻止コンデンサー、１０……直流電源、１１
……帰還回路、１２，１３……バランス抵抗、１
８……２端子回路網、１９……インピーダンス。
幅器を説明するための図、第２図ａ，ｂはECE
形式における初段トランジスタの出力インピーダ
ンスと、中段トランジスタの入力インピーダンス
を説明するために図、第３図ａ，ｂ，ｃは本発明
の第１の実施例、第４図は本発明の第２の実施
例、第５図は従来構成と本発明による構成による
帰還ループ利得を比較するための図である。 １，２……ハイブリツドトランス、３，４，５
……ECE形式を構成するトランジスタ、９……
直流阻止コンデンサー、１０……直流電源、１１
……帰還回路、１２，１３……バランス抵抗、１
８……２端子回路網、１９……インピーダンス。
Claims (1)
- 【特許請求の範囲】 １ エミツタ接地を初段、終段に用い、コレクタ
を中段に用いるトランジスタ３段構成による負帰
換増幅器において、初段エミツタ接地トランジス
タのコレクタ出力を中段コレクタ接地トランジス
タのベース入力に接続する点と基準電位間に、少
くとも１つの共振周波数を有し、直流に対しては
インダクタンスと抵抗の直列接続となるように構
成される該インダクタンスとインピーダンスの直
列接続されてなる２端子回路網を接続することを
特徴とする負帰換増幅器。 ２ 特許請求の範囲第１項の構成において終段エ
ミツタ接地のエミツタ端子と基準電位間に任意の
インピーダンスを接続し、電流帰還を施すことを
特徴とする負帰換増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2684178A JPS54118758A (en) | 1978-03-08 | 1978-03-08 | Negative feedbak amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2684178A JPS54118758A (en) | 1978-03-08 | 1978-03-08 | Negative feedbak amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54118758A JPS54118758A (en) | 1979-09-14 |
| JPS6119133B2 true JPS6119133B2 (ja) | 1986-05-15 |
Family
ID=12204487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2684178A Granted JPS54118758A (en) | 1978-03-08 | 1978-03-08 | Negative feedbak amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54118758A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093858A (ja) * | 1998-07-22 | 2010-04-22 | Mks Instruments Inc | 高出力無線周波増幅器及び無線周波増幅回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285009U (ja) * | 1985-11-15 | 1987-05-30 | ||
| JPH0232626A (ja) * | 1988-07-22 | 1990-02-02 | Pioneer Electron Corp | 高周波増幅回路 |
| JP5874456B2 (ja) * | 2012-03-12 | 2016-03-02 | 富士通株式会社 | 増幅器および増幅方法 |
-
1978
- 1978-03-08 JP JP2684178A patent/JPS54118758A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093858A (ja) * | 1998-07-22 | 2010-04-22 | Mks Instruments Inc | 高出力無線周波増幅器及び無線周波増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54118758A (en) | 1979-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4559503A (en) | Amplifier for correcting group time delay of electrical signals and an intermediate frequency amplifier stage for radio equipment comprising an amplifier of this kind | |
| US10389312B2 (en) | Bias modulation active linearization for broadband amplifiers | |
| JPH1093354A (ja) | ２段線形電力増幅器回路 | |
| CN108429541A (zh) | 用于对放大器的线性度进行补偿的前置补偿器 | |
| US4344043A (en) | Variable load impedance gain-controlled amplifier | |
| US4290025A (en) | Amplifier arrangement with variable gain factor | |
| JPH05110341A (ja) | 低歪差動増幅器回路 | |
| JP2006067573A (ja) | 低雑音増幅器 | |
| JPS6119133B2 (ja) | ||
| US3996524A (en) | Linear amplifier utilizing adaptive biasing | |
| JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
| US3711782A (en) | Vhf and microwave amplifier having improved stability and controllable gain | |
| US2936424A (en) | Transistor amplifier | |
| JP3366571B2 (ja) | 無線周波数増幅器 | |
| JPH10126179A (ja) | 利得制御回路及び方法 | |
| JP4215304B2 (ja) | ミキサー回路 | |
| US9667211B1 (en) | Variable gain and slope active topology | |
| US3531732A (en) | Differential agc circuit | |
| JPS5829617Y2 (ja) | 負帰還増幅器 | |
| US4345214A (en) | Variable emitter degeneration gain-controlled amplifier | |
| US3706936A (en) | Selectively switched multi purpose electrical filter | |
| JPS592414A (ja) | リニア増幅回路 | |
| US4879525A (en) | High gain RF amplifier with directional coupler feedback | |
| US3898577A (en) | Constant impedance amplifier | |
| JP2000278061A (ja) | 可変利得増幅器 |