JPS61191118A - 交流３端子高速スイツチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 、　（産業上の利用分野） 本発明は、交流をその周波数よりも高い周波数で周方向
にスイッチングすることができる交流３端子高速スイッ
チング回路に関するものである。

（発明の背景） 交流を両方向にスイッチングする素子として、従来より
１トライア１ツクが知られている。しかしこのト？イア
ツクはダート信号により両方向に電流を導通させること
ができるが、この電流を遮断するこ・とはこのゲート信
号ではできず、この場合は交流！圧を７、度ゼロにしな
ければならなかった。

こめため交流をその周波数よりも高い周波数で両方向に
スイッチングすることはできなかった。

このような動作を可能にするものとして、第５図（Ａ）
〜（Ｅ）に示すような種々の回路が考えられる。これら
の図でＤはダイオード、ＴＲは逆阻止トランジスタ、Ｌ
は負荷、Ｓは交流電源を示す。この図中（Ａ）〜（Ｄ）
に示すものはいずれも２つのトランジスタを用いている
ため、負荷りと電源Ｓを除いたスイッチング回路部分が
４端子回路となる。すなわち、交流電圧が印加される２
つの外部入出力端子ａ、ｂと２つのトランジスタＴＲ制
御用の端子が必要になる。このため制御回路が複雑にな
るという問題があった。

また図中（Ｅ）に示すものは１つのトランジスタＴＲで
スイッチングできるが、この場合にはトランジスタＴＲ
のベース電位の基準となる電位（例えば図中χ点の電位
）も検出しておかねばならない。このため前記（Ａ）〜
（Ｄ）に示すものと同様にスイッチング回路としては４
端子回路になるという問題は依然として解決できなかっ
た。

（発明の目的） 本発明はこのような事情に鑑みなされたものであり、交
流が印加される２つの外部入出力端子と１つの外部制御
端子との３端子構成として、交流を両方向に高速スイッ
チングすることを可能にする交流３端子高速スイッチン
グ回路を提供することを目的とする。

（発明の構成） 本発明によればこの目的は、外部から交流電圧が印加さ
れる２つの外部入出力端子間に逆並列接続されたダイオ
ードおよび逆阻止トランジスタからなる２組の直列回路
と、前記外部入出力端子の一方を基準電位として外部制
御端子から入力される制御信号に基づいて２つの前記逆
阻止トランジスタを共にオンまたは共にオフにする制御
部とを備えることを特徴とする交流３端子高速スイッチ
ング回路によって達成される。

またこの同一の目的は、外部から交流電圧が印加される
２つの外部入出力端子間に直列接続されたダイオードお
よび逆阻止トランジスタと、この□逆阻止トランジスタ
のベースと一方の外部入出力端子との間に介在する制御
用トランジスタとを備え、制御信号を前記逆阻止トラン
ジスタのベースを他方の外部入出力端子に接続したこと
を特徴とする交流３端子高速スイッチング回路によって
も゛　達成゛される。

（実施例） 第１図は本発明の一実施例の回路図である。

この図で符号１０．２０はそれぞれダイオード１２．２
２とＮ−ＰＮ）ランジスタ１４．２４とからなる直列回
路である。これらの直列回路１０゜２０は外部入出力端
子ａ、ｂ間に逆並列に接□続されている。なお、外部入
出力端子ａ、ｂには外部より交流が入力される。なお、
端子すは基準電位とされる。

３０は制御部であり、反基準電位側の端子ａとこの端子
ａに向って電流を流す向きに接続された゛トランジスタ
２４のベースとの間に介在する抵抗３２と、両トランジ
スタ１４．２４のベース間に介在する制御用ＰＮＰ　ト
ランジスタ３４とを備える。なお、このトランジスタ３
４のエミッタはトランジスタ１４のベースに直接接続さ
れ、コレクタは抵抗３６、ダイオード３８を介してトラ
ンジスタ２４のベースに接続されている。また制御用ト
ランジスタ３４のベースは抵抗４０を介して基準′電位
側の端子すに接続されている。外部の制御回路（図示せ
ず）から供給される制御信号は外部制御端子Ｃからトラ
ンジスタ１４のベースに導かれる。

次に本実施例の動作を説明する。まず端子ａ。

５間に入力される交流電圧が、端子ａ側で高くなる正の
半周期について説明する。この時制御信号が端子すの基
準電位に略等しいか低電位にあれば、トランジスタ１４
はオフ、従って端子ａから端子すへは゛電流は流れない
。すなわちこのスイッチング回路はオフとなる。制御信
号が高電位になればトランジスタ１４がオンとなる。す
なわちスイッチング回路はオンとなる。このように正の
半周期では制御信号の高番低電位の変化に対してトラン
ジスタ１４がオン・オフする。

交流の負の半周期で、制御信号が低電位になると、制御
用トランジスタ３４はオフ、従ってトランジスタ２４も
オフとなるから、端子すからａへは電流は流れない。制
御信号が端子すの基準電位に比べて高電位になると、制
御用トランジスタ３１気 ４はオンとなる。このため外部制御端子Ｃからこの制御
用トランジスタ３４、抵抗３６、ダイオード３８および
抵抗３２を通って、端子ａに電流が流れる。従ってトラ
ンジスタ２４がオンとなり。

端子すからダイオード２２、トランジスタ２４を通って
電流が端子ａに流れる。すなわちスイッチング回路に制
御信号の高低電位への変化に対応してオン・オフする。

第２図はこのスイッチング回路の特性図であり、Ｖａｂ
は端子ａ、ｂ間電圧電圧Ｖｃｂは端子Ｃ９ｂ間電圧を、
またＩは端子ａ、ｂ間に流れる電流を示している。

第３図は他の実施例の回路図である。この実施例は第１
図の実施例における一方の直列回路２０を省いたもので
あり、対地する部分には同一符号を付しである。

この実施例で端子ａ、ｂに入力される交流の正の半周期
では前記第１図の゛場合と全く同様に、制御信号が高電
位の時だけ端子ａからの電、流はダイオード１２．トラ
ンジスタ１４を−って端子すに流れる。

端子ａ、ｂに入力される交流の負の半周期では、制御信
号が端子すと略同−電位の時には制御用トランジスタ３
４はオフであるが、制御信号が高電位に変化す罎と制御
用トランジスタ３４がオンとなり、相当大きなベース電
流が端子すから端子ａ方向へ流れる。すなわちこの実施
例は制御用トランジスタ３４のベース電流を利用して交
流電圧の負の半周期のスイッチングを行うものである。

本発明においては、各回路構成要素にディスクリートな
素子を用いてもよいのは勿論であるが、全体を１つの半
導体チップに集積回路技術によって形成し、適宜の容器
に密封しておけば、使用に際し非常に便利になる。

（発明の効果） 本発明は以上のように、ダイオードと逆阻止トランジス
タからなる少なくとも１つの直列回路を外部入出力端子
間に介在させ、一方の外部入出　゛力端子を基準電位と
して外部制御端子から入力される制御信号によって、逆
阻止トランジスタを制御するように構成したものである
。従って３端子回路で交流を両方向に高速でスイッチン
グさせる１、ことが可能になり、外部の制御回路の構成
が簡単になる。

“、１！ｌ：７：二：：ニ。−’！＊Ｌｌ’。。６２１
，２゜１゜その特性図、第３図は他の実施例の回路図、
第４図は従来装置の回路図である。

１０．２０・・・・直列回路。

１２．２２・・・・ダイオード。

１４．２４・・・・逆阻止トランジスタ。

３０・・・・制御器。

３２・・・・抵　抗。

３４・・・・制御用トランジスタ。

特許′出願人　株式会社芝浦製作所 代　・理、人　〃埋土　山　１）文　雄１、 第１図 第２図 第３図

Claims (3)

【特許請求の範囲】
1. （１）外部から交流電圧が印加される２つの外部入出力
   端子間に逆並列接続されたダイオードおよび逆阻止トラ
   ンジスタからなる２組の直列回路と、前記外部入出力端
   子の一方を基準電位として外部制御端子から入力される
   制御信号に基づいて２つの前記逆阻止トランジスタを共
   にオンまたは共にオフにする制御部とを備えることを特
   徴とする交流３端子高速スイッチング回路。
2. （２）制御部は、一方の外部入出力端子と一方の前記逆
   阻止トランジスタのベースとの間に介在する抵抗と、２
   つの前記逆阻止トランジスタのベース間に接続された制
   御用トランジスタとを備え、一方の逆阻止トランジスタ
   のベースへ制御信号を入力する一方、制御用トランジス
   タを他方の外部入出力端子に接続したことを特徴とする
   特許請求の範囲第１項記載の交流３端子高速スイッチン
   グ回路。
3. （３）外部から交流電圧が印加される２つの外部入出力
   端子間に直列接続されたダイオードおよび逆阻止トラン
   ジスタと、この逆阻止トランジスタのベースと一方の外
   部入出力端子との間に介在する制御用トランジスタとを
   備え、制御信号を前記逆阻止トランジスタのベースを他
   方の外部入出力端子に接続したことを特徴とする交流３
   端子高速スイッチング回路。