JPS61189181A - デジタル速度制御装置 - Google Patents
デジタル速度制御装置Info
- Publication number
- JPS61189181A JPS61189181A JP60027710A JP2771085A JPS61189181A JP S61189181 A JPS61189181 A JP S61189181A JP 60027710 A JP60027710 A JP 60027710A JP 2771085 A JP2771085 A JP 2771085A JP S61189181 A JPS61189181 A JP S61189181A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- rotation
- acceleration
- counter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001133 acceleration Effects 0.000 claims description 32
- 230000000630 rising effect Effects 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/20—Controlling the acceleration or deceleration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Ac Motors In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はモータの速度制御を行うデジタル速度制御装置
に関する。
に関する。
（従来の技術）
第４図は従来のデジタル速度制御装置を示し、第５図は
そのタイミングチャートを示す。このデジタル速度制御
装置では図示しない回転検出器が被制御モータの回転を
検出してその回転数に比例した周波数の回転信号を発生
し、この回転信号はトリガー回路１においてＤ形フリッ
ププロップ回路２により１／２に分周される。このＤ形
フリップフロップ回路２の出力信号Ａは基準信号発生器
で発生した。上記回転信号の周波数より十分に高い周波
数のグロックパルスによりＤ形フリップフロップ回路３
でラッチされ、その非反転出力信号が上記クロックパル
スによりＤ形フリップフロップ回路４でラッチされる。
そのタイミングチャートを示す。このデジタル速度制御
装置では図示しない回転検出器が被制御モータの回転を
検出してその回転数に比例した周波数の回転信号を発生
し、この回転信号はトリガー回路１においてＤ形フリッ
ププロップ回路２により１／２に分周される。このＤ形
フリップフロップ回路２の出力信号Ａは基準信号発生器
で発生した。上記回転信号の周波数より十分に高い周波
数のグロックパルスによりＤ形フリップフロップ回路３
でラッチされ、その非反転出力信号が上記クロックパル
スによりＤ形フリップフロップ回路４でラッチされる。
ナンド回路５はＤ形フリップフロップ回路３の反転出力
信号とＤ形フリツブフロップ回路４の非反転出力信号と
のナンドをとることによって上ＥＤ形フリップフロップ
回路２の出力信号Ａの立上りエツジを検出してトリガー
パルスＢを出力し、ナンド回路６はＤ形フリップフロッ
プ回路３の非反転出力信号とＤ形フリップフロップ回路
４の反転出力信号とのナンドをとることによって上記信
号Ａの立上りエツジを検出してトリガーパルスＣを出力
する。ナンド回路７．８により構成されたフリップフロ
ップ回路９はナンド回路５の出力パルスＢによりセット
され、一方加速用カウンタ１０は上記クロックパルスを
一定数カウントすることにより一定周期をカウントする
と、ナンド回路１１を介しで出力信号を出す。
信号とＤ形フリツブフロップ回路４の非反転出力信号と
のナンドをとることによって上ＥＤ形フリップフロップ
回路２の出力信号Ａの立上りエツジを検出してトリガー
パルスＢを出力し、ナンド回路６はＤ形フリップフロッ
プ回路３の非反転出力信号とＤ形フリップフロップ回路
４の反転出力信号とのナンドをとることによって上記信
号Ａの立上りエツジを検出してトリガーパルスＣを出力
する。ナンド回路７．８により構成されたフリップフロ
ップ回路９はナンド回路５の出力パルスＢによりセット
され、一方加速用カウンタ１０は上記クロックパルスを
一定数カウントすることにより一定周期をカウントする
と、ナンド回路１１を介しで出力信号を出す。
Ｄ形フリップフロップ回路１２は上記クロックパルスが
インバータ１３を介して入力されてナンド回路１１の出
力信号をラッチし、Ｄ形フリップフロップ回路１４は上
記クロックパルスによりＤ形フリップフロップ回路１２
の非反転出力信号をラッチする。
インバータ１３を介して入力されてナンド回路１１の出
力信号をラッチし、Ｄ形フリップフロップ回路１４は上
記クロックパルスによりＤ形フリップフロップ回路１２
の非反転出力信号をラッチする。
このＤ形フリップフロップ回路１４の非反転出力信号り
によりフリップフロップ回路９がリセットされ、フリッ
プフロップ回路９の反転出力信号により加速用カウンタ
１０がリセットされる。またナンド回路１５．１６によ
り構成されたフリップフロップ回路１７はナンド回路６
の出力パルスＣによりセットされ、減速用カウンタ１８
は上記クロックパルスを加速用カウンタｌＯと同じ一定
数カウントすることにより一定周期をカウントすると、
ナンド回路１９を介して出力信号を出す。Ｄ形フリップ
フロップ回路２０は上記クロックパルスがインバータ１
３を介して入力されてナンド回路１９の出力信号をラッ
チし、Ｄ形フリップフロップ回路２１は一ヒ記クロック
パルスによりＤ形フリッププロップ回路２０の非反転出
力信号をラッチする。このＤ形フリップフロップ回路２
１の出力信号Ｅによりフリップフロップ回路１７がリセ
ットされ、フリップフロップ回路１７の反転出力信号に
より減速用カウンタ１８がリセットされる。ノア回路２
２はフリップフロップ回路９．１７の非反転出力信号Ｆ
、Ｇのノアをとることにより、上記回転信号の周期が大
のときにその周期と加速用カウンタ１０による一定周期
との差分層期の加速信号Ｈを発生し、アンド回路２３は
フリップフロップ回路９，１７の非反転出力信号Ｆ、Ｇ
のアンドをとることにより、上記回転信号の周期が小の
ときにその周期と減速用カウンタ１８による一定周期と
の差分周期に応じた周期の減速信号Ｉを発生する。この
加速信号Ｈ及び減速信号Ｉはトランジスタ２４〜２６．
抵抗２７を含む回路で合成されて偏差信号Ｊとなり、こ
の信号により被制御モータが目標回転数になるように駆
動される。
によりフリップフロップ回路９がリセットされ、フリッ
プフロップ回路９の反転出力信号により加速用カウンタ
１０がリセットされる。またナンド回路１５．１６によ
り構成されたフリップフロップ回路１７はナンド回路６
の出力パルスＣによりセットされ、減速用カウンタ１８
は上記クロックパルスを加速用カウンタｌＯと同じ一定
数カウントすることにより一定周期をカウントすると、
ナンド回路１９を介して出力信号を出す。Ｄ形フリップ
フロップ回路２０は上記クロックパルスがインバータ１
３を介して入力されてナンド回路１９の出力信号をラッ
チし、Ｄ形フリップフロップ回路２１は一ヒ記クロック
パルスによりＤ形フリッププロップ回路２０の非反転出
力信号をラッチする。このＤ形フリップフロップ回路２
１の出力信号Ｅによりフリップフロップ回路１７がリセ
ットされ、フリップフロップ回路１７の反転出力信号に
より減速用カウンタ１８がリセットされる。ノア回路２
２はフリップフロップ回路９．１７の非反転出力信号Ｆ
、Ｇのノアをとることにより、上記回転信号の周期が大
のときにその周期と加速用カウンタ１０による一定周期
との差分層期の加速信号Ｈを発生し、アンド回路２３は
フリップフロップ回路９，１７の非反転出力信号Ｆ、Ｇ
のアンドをとることにより、上記回転信号の周期が小の
ときにその周期と減速用カウンタ１８による一定周期と
の差分周期に応じた周期の減速信号Ｉを発生する。この
加速信号Ｈ及び減速信号Ｉはトランジスタ２４〜２６．
抵抗２７を含む回路で合成されて偏差信号Ｊとなり、こ
の信号により被制御モータが目標回転数になるように駆
動される。
（発明が解決しようとする問題点）
上記デジタル速度制御装置ではフリップフロップ回路９
，１７の出力信号で加速用カウンタ１０．減速用カウン
タ１８をリセットするので、周波数・電圧変換特性が第
６図に示すようになってモータの回転数が目標回転数の
２倍以上になると、回転信号がマスクされてしまい、例
えば第５図に示すように加速用カウンタ】０．減速用カ
ウンタ１８のカウント動作中（フリップフロップ９，１
７のセット状態）ではナンド回路５，６の出力パルスＢ
］、、Ｂ２゜Ｃ１が無視されてしまい、目標回転数の約
２倍付近の回転数でも速度制御が効いてしまう。
，１７の出力信号で加速用カウンタ１０．減速用カウン
タ１８をリセットするので、周波数・電圧変換特性が第
６図に示すようになってモータの回転数が目標回転数の
２倍以上になると、回転信号がマスクされてしまい、例
えば第５図に示すように加速用カウンタ】０．減速用カ
ウンタ１８のカウント動作中（フリップフロップ９，１
７のセット状態）ではナンド回路５，６の出力パルスＢ
］、、Ｂ２゜Ｃ１が無視されてしまい、目標回転数の約
２倍付近の回転数でも速度制御が効いてしまう。
（問題点を解決するための手段）
本発明は被制御モータと、このモータの回転に比例した
周波数の回転信号を得る回転検出器と、この回転検出器
の回転信号周波数より高い周波数のクロックパルスを発
生する基準信号発生器と、上記クロックパルスをカウン
トした一定周期に基づいて上記回転信号の周期が大のと
き加速量に応じた差分周期の加速信号を発生させる加速
用カウンタと、この加速用カウンタと同じパルス数をカ
ウントした一定周期に基づいて上記回転信号の周期が小
のとき減速信号を発生させる減速用カウンタと、この減
速用カウンタ及び上記加速用カウンタの入力端に各々設
けたゲート回路とを具備している。
周波数の回転信号を得る回転検出器と、この回転検出器
の回転信号周波数より高い周波数のクロックパルスを発
生する基準信号発生器と、上記クロックパルスをカウン
トした一定周期に基づいて上記回転信号の周期が大のと
き加速量に応じた差分周期の加速信号を発生させる加速
用カウンタと、この加速用カウンタと同じパルス数をカ
ウントした一定周期に基づいて上記回転信号の周期が小
のとき減速信号を発生させる減速用カウンタと、この減
速用カウンタ及び上記加速用カウンタの入力端に各々設
けたゲート回路とを具備している。
（作 用）
被制御モータの回転に比例した周波数の回転信号が回転
検出器により得られ、加速用カウンタが基準信号発生器
からのクロックパルスをカウントした一定周期に基づい
て上記回転信号の周期が大のとき加速量に応じた差分周
期の加速信号を発生させる。また減速用カウンタが加速
用カウンタと同じパルス数をカウントシた一定周期に基
づいて上記回転信号の周期が小のとき減速信号を発生さ
せ、加速用及び減速用カウンタがオーバーフローしたと
きはそのクロックパルス入力が回転信号のトリガーパル
ス到来までゲート回路により阻止される。
検出器により得られ、加速用カウンタが基準信号発生器
からのクロックパルスをカウントした一定周期に基づい
て上記回転信号の周期が大のとき加速量に応じた差分周
期の加速信号を発生させる。また減速用カウンタが加速
用カウンタと同じパルス数をカウントシた一定周期に基
づいて上記回転信号の周期が小のとき減速信号を発生さ
せ、加速用及び減速用カウンタがオーバーフローしたと
きはそのクロックパルス入力が回転信号のトリガーパル
ス到来までゲート回路により阻止される。
（実 施 例）
第１図は本発明の一実施例を示し、第２図はそのタイミ
ングチャー１〜である。
ングチャー１〜である。
この実施例は第４図の従来装置においてＤ形フリップフ
ロップ回路１２．１４．２０．２１、インバータ１３、
ナンド回路１１，１．９及びフリップフロップ回路９．
１７の代りにナンド回路よりなるゲート回路２８゜２９
及びインバータ３０〜３３を設けたものであり、第４図
と同一部分には同符号が付しである。
ロップ回路１２．１４．２０．２１、インバータ１３、
ナンド回路１１，１．９及びフリップフロップ回路９．
１７の代りにナンド回路よりなるゲート回路２８゜２９
及びインバータ３０〜３３を設けたものであり、第４図
と同一部分には同符号が付しである。
加速用カウンタ１０はナンド回路５の出力パルスＢがイ
ンバータ３１を介して入力されることによりリセットさ
れ、前記基準信号発生器からゲート回路２８を介して入
力されたクロックパルスを一定数カウン１〜することに
よって一定周期をカウントしてオーバーフローすると、
キャリー信号を出力する。この信号はインバータ３０で
反転されてゲート回路２８に入力され、ゲート回路２８
は加速用カウンタ１０のオーバーフローで閉じて加速用
カウンタｌＯへのクロックパルスを阻止する。その後加
速用カウンタ１０がナンド回路５の出力パルスＢでリセ
ットされると、インバータ３０の出力によりゲート回路
２８が開き、加速用カウンタ１０が再びクロックパルス
をカウントする。同様に減速用カウンタ１８はナンド回
路６の出力パルスＣがインバータ３３を介して入力され
ることによりリセットされ、上記基準信号発生器からゲ
ート回路２９を介して入力されたクロックパルスを加速
用カウンタ１０と同じ一定数カウントすることによって
一定周期をカウントしてオーバーフローすると、キャリ
ー信号を出力する。この信号はインバータ３２で反転さ
れてゲート回路２９に入力され、ゲート回路２９は減速
用カウンタ１８のオーバーフローで閉じて減速用カウン
タ１８へのクロックパルスを阻止する。その後減速用カ
ウンタ１８がナンド回路６の出力パルスＣでリセットさ
れると、インバータ３２の出力によりゲート回路２９が
開き、減速用カウンタ１８が再びクロックパルスをカウ
ントする。ノア回路２２はインバータ３０、３２の出力
信号Ｆ、Ｇのノアをとることにより、上記回転信号の周
期が大のときにその周期と加速用カウンタ１０による一
定周期との差分周期の加速信号Ｉ」を発生し、アンド回
路２３はインバータ３０゜３２の出力信号Ｆ、Ｇのアン
ドをとることにより、上記回転信号の周期が小のときに
その周期と減速用カウンタ］８による一定周期との差分
周期に応じた周期の減速信号■を発生する。
ンバータ３１を介して入力されることによりリセットさ
れ、前記基準信号発生器からゲート回路２８を介して入
力されたクロックパルスを一定数カウン１〜することに
よって一定周期をカウントしてオーバーフローすると、
キャリー信号を出力する。この信号はインバータ３０で
反転されてゲート回路２８に入力され、ゲート回路２８
は加速用カウンタ１０のオーバーフローで閉じて加速用
カウンタｌＯへのクロックパルスを阻止する。その後加
速用カウンタ１０がナンド回路５の出力パルスＢでリセ
ットされると、インバータ３０の出力によりゲート回路
２８が開き、加速用カウンタ１０が再びクロックパルス
をカウントする。同様に減速用カウンタ１８はナンド回
路６の出力パルスＣがインバータ３３を介して入力され
ることによりリセットされ、上記基準信号発生器からゲ
ート回路２９を介して入力されたクロックパルスを加速
用カウンタ１０と同じ一定数カウントすることによって
一定周期をカウントしてオーバーフローすると、キャリ
ー信号を出力する。この信号はインバータ３２で反転さ
れてゲート回路２９に入力され、ゲート回路２９は減速
用カウンタ１８のオーバーフローで閉じて減速用カウン
タ１８へのクロックパルスを阻止する。その後減速用カ
ウンタ１８がナンド回路６の出力パルスＣでリセットさ
れると、インバータ３２の出力によりゲート回路２９が
開き、減速用カウンタ１８が再びクロックパルスをカウ
ントする。ノア回路２２はインバータ３０、３２の出力
信号Ｆ、Ｇのノアをとることにより、上記回転信号の周
期が大のときにその周期と加速用カウンタ１０による一
定周期との差分周期の加速信号Ｉ」を発生し、アンド回
路２３はインバータ３０゜３２の出力信号Ｆ、Ｇのアン
ドをとることにより、上記回転信号の周期が小のときに
その周期と減速用カウンタ］８による一定周期との差分
周期に応じた周期の減速信号■を発生する。
この実施例ではナンド回路５，６からの１〜リガーパル
スＢ、Ｃで加速用カウンタ１０．減速用カウンタ１８を
リセッ１−するので、回転信号がマスクされることはな
く、周波数・電圧変換特性が第３図に示すようになって
モータが目標回転数以外で制御されることはない。
スＢ、Ｃで加速用カウンタ１０．減速用カウンタ１８を
リセッ１−するので、回転信号がマスクされることはな
く、周波数・電圧変換特性が第３図に示すようになって
モータが目標回転数以外で制御されることはない。
（発明の効果）
以上のように本発明によれば回転信号がマスクされない
ので、モータを目標回転数以外で制御することがなく、
また回路がシンプルでコストダウンを計ることができ、
タイミングの針設も楽になる。
ので、モータを目標回転数以外で制御することがなく、
また回路がシンプルでコストダウンを計ることができ、
タイミングの針設も楽になる。
第１図は本発明の一実施例を示すブロック図。
第２図は同実施例のタイミングチャート、第３図は同実
施例の周波数・電圧変換特性を示す特性曲線図、第４図
は従来装置を示すブロック図、第５図は同装置のタイミ
ングチャート、第６図は同装置の周波数・電圧変換特性
を示す特性曲線図である。 １０・・・・加速用カウンタ、１８・・・・減速用カウ
ンタ、２８、２９・・・・ゲート回路。 口車べろ四Ｍいと寿 回Ｋ ｆＰ’４．〜）トも回
転か？イ会ン（！のとき □（Ｈ） 回転？遅いとに 回転か慣−１と太目転び２
イきべ上のとに 一つア１］ニ
施例の周波数・電圧変換特性を示す特性曲線図、第４図
は従来装置を示すブロック図、第５図は同装置のタイミ
ングチャート、第６図は同装置の周波数・電圧変換特性
を示す特性曲線図である。 １０・・・・加速用カウンタ、１８・・・・減速用カウ
ンタ、２８、２９・・・・ゲート回路。 口車べろ四Ｍいと寿 回Ｋ ｆＰ’４．〜）トも回
転か？イ会ン（！のとき □（Ｈ） 回転？遅いとに 回転か慣−１と太目転び２
イきべ上のとに 一つア１］ニ
Claims (1)
- 被制御モータと、このモータの回転に比例した周波数の
回転信号を得る回転検出器と、この回転検出器の回転信
号周波数より高い周波数のクロックパルスを発生する基
準信号発生器と、上記クロックパルスをカウントした一
定周期に基づいて上記回転信号の周期が大のとき加速量
に応じた差分周期の加速信号を発生させる加速用カウン
タと、この加速用カウンタと同じパルス数をカウントし
た一定周期に基づいて上記回転信号の周期が小のとき減
速信号を発生させる減速用カウンタと、この減速用カウ
ンタ及び上記加速用カウンタの入力端に各々設けたゲー
ト回路とを具備し、上記加速用及び減速用カウンタがオ
ーバーフローしたとき上記クロックパルスの入力を上記
ゲート回路により上記回転信号のトリバーパルスが到来
するまで阻止せしめたことを特徴とするデジタル速度制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027710A JPS61189181A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027710A JPS61189181A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61189181A true JPS61189181A (ja) | 1986-08-22 |
| JPH0552144B2 JPH0552144B2 (ja) | 1993-08-04 |
Family
ID=12228551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027710A Granted JPS61189181A (ja) | 1985-02-15 | 1985-02-15 | デジタル速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61189181A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0564480A (ja) * | 1991-08-28 | 1993-03-12 | Nec Gumma Ltd | スピンドルモータの制御回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118477A (en) * | 1975-04-11 | 1976-10-18 | Hitachi Ltd | Detection method of fixed speed |
-
1985
- 1985-02-15 JP JP60027710A patent/JPS61189181A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118477A (en) * | 1975-04-11 | 1976-10-18 | Hitachi Ltd | Detection method of fixed speed |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0564480A (ja) * | 1991-08-28 | 1993-03-12 | Nec Gumma Ltd | スピンドルモータの制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0552144B2 (ja) | 1993-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3863153A (en) | Speed measurement and indication apparatus | |
| JPS61189181A (ja) | デジタル速度制御装置 | |
| JPS626431B2 (ja) | ||
| JPS61189182A (ja) | デジタル速度制御装置 | |
| JP2638855B2 (ja) | モータの速度制御装置 | |
| JPS5686083A (en) | Controlling device for motor | |
| JPS6084981A (ja) | モ−タ制御回路 | |
| JP2775822B2 (ja) | インバータのオンディレイ回路 | |
| JP2819127B2 (ja) | 位相測定回路 | |
| JPS5923196B2 (ja) | デイジタルサ−ボ方式 | |
| JPH0221238B2 (ja) | ||
| JPS60229531A (ja) | 計数回路装置 | |
| JP2726845B2 (ja) | パルス幅変調信号復調回路 | |
| JPS59178365A (ja) | 回転速度検出回路 | |
| JPS6135181A (ja) | 速度制御装置 | |
| JPH0128473Y2 (ja) | ||
| JPS6233394Y2 (ja) | ||
| JPH02273088A (ja) | モータ制御回路 | |
| JPS6170210U (ja) | ||
| JPS6029973A (ja) | 磁気デイスク装置 | |
| JPS61100025A (ja) | 非同期式アツプダウンカウンタ | |
| JPH02250672A (ja) | インバータのオンディレイ回路 | |
| JPS6032438B2 (ja) | サンプルアンドホ−ルド回路のパルス発生回路 | |
| JPS6028785A (ja) | 電動機の速度制御装置 | |
| JPS63290181A (ja) | 回転数検出装置 |