JPS61188936A - 被膜形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、例えば半導体装置を製造する場合に適用され
る被膜形成方法において、バイアス電圧が印加された基
板に被膜を等方的に化学気相堆積させつつ同時にガス或
いはイオンに依るエツチングを実施することに依り、急
峻な段差を前記被膜で短時間に埋めることができるよう
にしたものである。

〔産業上の利用分野〕

本発明は、半導体装置の製造過程に於いて、凹凸が在る
表面に平坦な被膜を形成したい場合に適用して好結果が
得られる被膜形成方法に関する。

〔従来の技術〕

一般に、半導体装置に於ける電極・配線は集積度が向上
するにつれて多層化されてきたが、その場合、上層の電
極・配線が段差に起因して断線し易いことが問題になっ
ている。

そこで、近年、高周波（ＲＦ）バイアス・スパッタ法を
適用して眉間絶縁膜や電極コンタクト・ホールから引き
出される電極・配線を平坦に形成することが行われてい
る。

バイアス・スパッタ法は、スパッタに依るデポジション
・レートと希ガス・イオンに依るエツチング・レートと
にイオン入射角の角度依存性が在ることを利用している
。

即チ、一定のバイアス・スバ・ツタ条件では、デポジシ
ョンもエツチングも、基板上水平面に垂直に入射するイ
オンと基板上傾斜面との角度θに依存する。

第５図はデポジション・レート及びエツチング・レート
の角度依存性を表す線図であり、縦軸にはデポジション
・レート及びエツチング・レートを、横軸には角度θを
それぞれ採っである。

図に於いて、Ｄは成るバイアス・スパッタ条件での堆積
速度を表す特性線、Ｅは同じ（成るバイアス・スパッタ
条件でのエツチング速度を表す特性線を指示している。

図から明らかなように、入射イオンに対して０＠≦θく
θ１の範囲の傾斜角を有する基板上傾斜面では堆積速度
が勝っているので膜の堆積が生じ、θ１くθ≦９０°の
範囲ではエツチング速度が勝っているので実効的にエツ
チングが生じ、θ−θ１の傾斜面では膜の堆積とエツチ
ングとが平衡することになる。

このθ＝θ１である傾斜面に於いては、実効的に堆積速
度は零であるが、その傾斜面の下方に連なる底の部分に
堆積される膜に依り埋め込まれることに依り、該傾斜面
に依る急峻な段差は平坦化されることになるのである。

第６図（Ａ）乃至（Ｃ）は従来のバイアス・スパッタ法
を適用して９０°の側壁を有する凹所に膜を埋め込んで
急峻な段差を解消しようとする場合の工程を説明する為
の工程要所に於ける半導体装置の要部切断側面図を表し
ている。

第６図（Ａ）参照 シリコン半導体基板ｌに９０°の側壁を有する凹所２を
形成し、これ対してバイアス・スパッタ法を適用するこ
とに依り、二酸化シリコン（Ｓｉ０２）膜３を堆積させ
る。

この場合に於けるバイアス・スパッタの条件としては、
二酸化シリコン膜３の堆積速度及びエツチング速度の傾
斜面に対する角度依存性が第５図に見られる特性線り及
びＥとなるようにシリコン半導体基板１にＲＦバイアス
電圧を印加するものとする。

このようにしてバイアス・スパッタを行うと、段差の肩
部を基点とし、そこから水平面に対して一定の角度θ１
を有する傾斜面が発達する。この傾斜面の角度θ１は第
５図に見られる特性ＩＤ及びＥの交点に対応する角度で
あり、この面上では膜の堆積とエツチングとが平衡して
いて実効膜堆積速度は零である。

図示のθ１′は第５図に見られるθ１′に対応している
もので、傾斜角が９０″近くになると僅かではあるがデ
ポジションが行われるので、凹所２の側壁にも薄い二酸
化シリコン膜３が被着される。

第６図（Ｂ）参照 バイアス・スパッタが更に進行した状態を表している。

バイアス・スパッタでは、傾斜角θ１の傾斜面が水平面
上に堆積する膜で埋め込まれることに依って達成される
ことは前記した通りである°。

第６図（Ｃ）参照 凹所２が二酸化シリコン膜３に依り完全に埋め込まれた
状態を表している。

〔発明が解決しようとする問題点〕

第６図（Ａ）乃至（Ｃ）に関して説明したところから理
解できるように、従来のバイアス・スパッタ法では、急
峻な段差が存在する場合、その段差の急峻な側壁には膜
が堆積しないので、底から次第に堆積してくる膜で段差
を埋め込むようにしているが、その埋め込みが完成する
までに多大の時間を必要としている。

本発明は、バイアス・スパッタ法に周知の化学気相堆積
（ｃｈｅｍｉｃａｌ　　ｖａｐｏｕｒ　　ｄｅｐｏｓｉ
ｔｉｏｎ：ＣＶＤ）法を組み合わせて実施することに依
り、段差を短時間で埋めることができるようにする。

〔問題点を解決するための手段〕 本発明の一実施例を説明する為の図である第２図（Ａ）
乃至（Ｃ）を借りて説明すると、バイアス電圧が印加さ
れたシリコン半導体基板１に二酸化シリコン膜３を等方
的に化学気相堆積させつつ同時にガス或いはイオンに依
る工・ノチングを実施する。

〔作用〕

例えば、切り立った側壁を有する凹所が形成されたシリ
コン半導体基板に本発明を適用して被膜を形成すると、
前記側壁が例えば９０°に切り立っていても被膜が形成
されるｐで、従来のバイアス・スパッタ法のように凹所
の底から被膜が堆積するのを待つ必要はなくなり、凹所
は急速に埋められる。

また、凹所の肩部を基点とする所定の傾斜面を有して平
面上に形成される被膜に於ける該傾斜は非常になだらか
なものとなるので、段差に起因する配線の切断を防止す
るのに有効である。

〔実施例〕

第１図は本発明一実施例に於けるデポジション・レート
及びエツチング・レートの角度依存性を説明する為の線
図であり、縦軸にはデポジション・レート及びエツチン
グ・レートを、横軸には角度θをそれぞれ採ってあり、
第５図と同様な図であると考えてよい。

図に於いて、Ｄｌは堆積速度を表す特性線、Ｅｌはエツ
チング速度を表す特性線をそれぞれ示している。

図から明らかなように、デポジション・レート即ち堆積
速度は一定であり、これはＣＶＤ法を適用しているので
当然である（但し、実際の被膜形成では、スパッタ堆積
も若干関与している）。

特性線Ｄ１と特性ＦａＥ１とは基板上傾斜面に於ける傾
斜の角度がθ２及びθ２′で交差し、従って、入射イオ
ンに対して０°≦θくθ２の範囲の傾斜角を有している
基板上傾斜面に於いては堆積速度Ｄ１が勝っているので
被膜の堆積が生じ、θ２くθくθ２′の範囲では工°ツ
チング速度Ｅ１が勝っているので実効的にエツチングを
生じ、θ２′くθ≦９０°では再び被膜の堆積が生じ、
θ＝０２或いはθ２′なる傾斜面では膜の堆積とエツチ
ングとが平衡することになる。尚、本実施例に於けるθ
２と第５図に関して説明されたθ１と比較するとθ２〈
θ１である。

また、θ＝９０°では、エツチング速度Ｅ１が小さくな
るのに対し、堆積速度Ｄ１は大きいままであるから、９
０＠に切り立った側面を有する凹所であっても、その平
坦化は急速に進行することになる。

第２図（Ａ）乃至（Ｃ）は、本発明一実施例を適用して
９０”の側壁を有する凹所に二酸化シリコン膜を埋め込
んで、急峻な段差を解消しようとする場合を工程を解説
する為の工程要所に於ける半導体装置の要部切断側面図
を表し、以下、これ等の図を参照しつつ説明する。尚、
第６図に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。

第２図（Ａ）参照 ここでは、ＣＶＤを実施して二酸化シリコン膜３を成長
させつつ稀ガスを利用したスパッタ・エッチングを実施
している。

これに依り、凹所２に於いて９０″に切り立った側壁に
も厚い二酸化シリコン膜３が堆積する。

シリコン半導体基板１の平面上に堆積する二酸化シリコ
ン膜３は凹所２の肩部を基点とする所定の傾斜面を有し
、そして、その傾斜面の角度θ２は第１図に於けるθ２
に対応している。

第２図（Ｂ）参照 凹所２内では側壁方向と底方向から二酸化シリコン膜３
が堆積してくるので急速に埋められる。

第２図（Ｃ）参照 凹所２の埋め込みが完了した後、残っている段差に於け
る傾斜面の角度θ２は小さいので、二酸化シリコン膜３
の表面は非常に滑らかであり、金属の配線などを形成し
ても断線する虞は皆無である。

第１図及び第２図に関する説明から、ＣＶＤ法に依るデ
ポジション・レートを大にしてスパッタ・エッチングに
依るエツチング・レートのピークに一致させると、その
場合の角度θは約４５°となり、その状態が凹所２を埋
めるのに最良であることが明らかである。

第３図は他の実施例を解説する為の説明図であり、第１
図及び第２図に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。

図に於いて、４は金属配線、５はシリコン半導体基板１
に与える振動の方向を表す矢印、６はシリコン半導体基
板１に与えられる矢印５方向の振動に起因する入射イオ
ン横方向速度成分、７は従来のバイアス・スパッタ法を
実施した場合の角度を表す線、８は第１図及び第２図に
関して説明した実施例の場合の角度を表す線、９はシリ
コン半導体基板１に矢印５方向の振動を与えた場合の角
度を表す線をそれぞれ示している。

図から明らかなように、ＣＶＤとスパッタ・エッチング
或いはＲＩＥとを同時に実施するに際してシリコン半導
体基板１を矢印５方向に振動させた場合、入射イオンが
横方向の速度成分を持つことになり、段差の上面、即ち
、金属配線４の表面上では入射イオンの角度が零に近付
くのでエツチング・レートが大になり、逆に、段差の下
面、即ち、シリコン半導体基板１の表面ではエツチング
・レートが小になる。

従って、段差の凸部では堆積が進行せず、凹部では急速
に堆積するので、結果として、平坦化は更に短時間で行
われることになるのである。

また、入射イオン横方向速度成分と入射イオン速度とを
同程度にするとシャドウィングの効果も加わるので、平
坦化に要する時間は一層短くすることが可能になる。

この実施例では、振動の方向を横方向にしであるが、こ
の振動に縦方向の振動を加えても良い。

第４図は更に他の実施例に於けるデポジション・レート
及びエツチング・レートの角度依存性を表す線図であり
、第１図及び第５図に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。尚、この
データは、アルミニウム（ＡＪ）を堆積させる場合に得
たものである。

図に於いて、１０は比較の為に示した従来のバイアス・
スパッタ法に依る場合の堆積速度を表す特性線、１１は
ＣＶＤ法に依る場合の堆積速度を表す特性線、１２はア
ルゴン（Ａｒ）を用いたスパッタ・エッチング法に依る
場合のエツチング速度を表す特性線、１３はアルゴンに
塩素ＣＣ１！’）を加えた混合ガスを用いたＲＩＥ法に
依る場合のエツチング速度を表す特性線を表している。

図から明らかなように、特性＆’ｉ１３で示される場合
、アルミニウムに対するエツチング・レートは極めて高
くなり、従って、ＣＶＤに依るデポジション・レートを
特性線１１で示される状態よりも更に高くすることがで
き、従って、凹所の平坦化に要する時間を一層短くする
ことが可能である。

ところで、ＣＶＤ法は、通常、１（Ｔｏｒｒ）程度の雰
囲気中で実施されるが、エツチング法は０．１　　（Ｔ
ｏｒｒ）程度の雰囲気中で実施するので、両方の条件を
満足させて放電を発生させることは若干の困難性を伴う
が、これは印加電界に垂直に磁界を加えて放電を安定且
つ効率良く行わせるとか或いは光照射を併用することに
依りガスの分解を効率良く行うことで補償することが可
能である。

〔発明の効果〕

本発明の被膜形成方法に依れば、バイアス電圧が印加さ
れた基板に被膜を等方的に化学気相堆積させつつ同時に
ガス或いはイオンに依るエツチングを実施するようにし
ている。

これに依り、基板の切り立った面にも被膜が堆積するの
で、凹所を被膜で埋める場合、被膜は凹所の底からのみ
でなく側面からも堆積してくるから、極めて短時間で目
的を達成することができ、また、凹所の肩部を基点とし
て基板の平面部分に堆積する被膜は非常になだらかな傾
斜面をもって形成されるので、そこに配線などを形成し
ても断線を発生する虞は皆無となる。

【図面の簡単な説明】

第１図は本発明一実施例に於けるデポジション・レート
及びエツチング・レートの角度依存性を説明する為の線
図、第２図（Ａ）乃至（Ｃ）は本発明一実施例を説明す
る為の工程要所に於ける半導体装置の要部切断側面図、
第３図は他の実施例の説明図、第４図は更に他の実施例
に於けるデポジション・レート及びエツチング・レート
の角度依存性を説明する為の線図、第５図は従来例に於
けるデポジション・レート及びエツチング・レートの角
度依存性を説明する為の線図、第６図（Ａ）乃至（Ｃ）
は従来例を説明する為の工程要所に於ける半導体装置の
要部切断側面図をそれぞれ表している。 図に於いて、１はシリコン半導体基板、２は凹所、３は
二酸化シリコン膜、Ｄｌは堆積速度を表す特性線、Ｅｌ
はエツチング速度を表す特性線、をそれぞれ示している
。 特許出願人　　　冨士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　− 本発明−実施例を説明する為の 半導体装置の要部切断側面図 第２図 本発明−実施例の説明図 第３図 第４図 第５図 第６図

Claims (3)

【特許請求の範囲】
1. （１）バイアス電圧が印加された基板に被膜を等方的に
   化学気相堆積させつつ同時にガス或いはイオンに依るス
   パッタ・エッチングを実施する工程が含まれてなること
   を特徴とする被膜形成方法。
2. （２）前記基板は振動せしめられていることを特徴とす
   る特許請求の範囲第１項記載の被膜形成方法。
3. （３）前記スパッタ・エッチングはバイアス・スパッタ
   法で実施されることを特徴とする特許請求の範囲第１項
   記載の被膜形成方法。