JPS61185976A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS61185976A JPS61185976A JP2512985A JP2512985A JPS61185976A JP S61185976 A JPS61185976 A JP S61185976A JP 2512985 A JP2512985 A JP 2512985A JP 2512985 A JP2512985 A JP 2512985A JP S61185976 A JPS61185976 A JP S61185976A
- Authority
- JP
- Japan
- Prior art keywords
- type ingaas
- layer
- semi
- electrode
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000011148 porous material Substances 0.000 claims description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 16
- 238000000034 method Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 235000010582 Pisum sativum Nutrition 0.000 description 1
- 240000004713 Pisum sativum Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は低電力動作にして動作速度の速い電界効果トラ
ンジスタに関するものである。
ンジスタに関するものである。
（従来技術とその問題点）
従来のこの種装置のゲート構造は、例えば、第１図のよ
うに構成されていた。ここで、１１は半絶縁性半導体基
板、１２はｎ形半導体層、１３ばｐ形半導体層、１４は
絶縁膜、１５はソース電極、１６はゲート電極、１７は
ドレイン電極である。この電界効果トランジスタにおい
て、高利得、高速動作を達成するには、柱状のｐ層αＪ
を極力小さくすることが必要である。それは、柱状ｐ層
α罎のまわりに形成されるｐｎ接合容量の低減化とソー
スαり・ドレインα環間距離の短縮化などから容易に説
明できる。ここで、従来の柱状９層α■の形成方法はイ
オン注入技術が主に用いられていたため、柱状ｐｅａｓ
の幅の低減化には限界があった。すなわち、注入時に生
ずる注入不純物原子の横方向の拡がり及びアニール時に
生ずる注入不純物原子の横方向への拡散などにより、ｐ
層α湯の大きさは注入領域よりも大きくなってしまう欠
点があった。特に、活性層を厚くした場合には、高い注
入エネルギを用いる必要があるため、注入不純物の横方
向の拡がりは、さらに大きくなる。
うに構成されていた。ここで、１１は半絶縁性半導体基
板、１２はｎ形半導体層、１３ばｐ形半導体層、１４は
絶縁膜、１５はソース電極、１６はゲート電極、１７は
ドレイン電極である。この電界効果トランジスタにおい
て、高利得、高速動作を達成するには、柱状のｐ層αＪ
を極力小さくすることが必要である。それは、柱状ｐ層
α罎のまわりに形成されるｐｎ接合容量の低減化とソー
スαり・ドレインα環間距離の短縮化などから容易に説
明できる。ここで、従来の柱状９層α■の形成方法はイ
オン注入技術が主に用いられていたため、柱状ｐｅａｓ
の幅の低減化には限界があった。すなわち、注入時に生
ずる注入不純物原子の横方向の拡がり及びアニール時に
生ずる注入不純物原子の横方向への拡散などにより、ｐ
層α湯の大きさは注入領域よりも大きくなってしまう欠
点があった。特に、活性層を厚くした場合には、高い注
入エネルギを用いる必要があるため、注入不純物の横方
向の拡がりは、さらに大きくなる。
（発明の目的）
本発明、はこれらの欠点を除去するため、極めて細い細
孔部のまわりにｐ層を形成するようにした電界効果形ト
ランジスタを提供するものである。
孔部のまわりにｐ層を形成するようにした電界効果形ト
ランジスタを提供するものである。
（発明の構成と作用）
以下本発明の詳細な説明する。
第２図は、本発明の実施例であって、半絶縁性ＩｎＰ基
板２１上にｎ形１ｎＧａＡｓ層２２が積層された構造に
おいて、細孔部２３のまわりに形成されたｐ形ＩｎＧａ
Ａｓ領域２４、および細孔部の間のｎ形１ｎＧａＡｓ層
の表面部分に形成されたｐ形１ｎＧａＡｓ層２５、これ
らｐ形１ｎＧａＡｓ ２４．２５の表面に設けられた電
極２６、絶縁膜２７、ソース電極２８、ドレイン電極２
９とからなっている。また、第３図は第２図のＡ−Ａ’
における断面構造図を示したものである。
板２１上にｎ形１ｎＧａＡｓ層２２が積層された構造に
おいて、細孔部２３のまわりに形成されたｐ形ＩｎＧａ
Ａｓ領域２４、および細孔部の間のｎ形１ｎＧａＡｓ層
の表面部分に形成されたｐ形１ｎＧａＡｓ層２５、これ
らｐ形１ｎＧａＡｓ ２４．２５の表面に設けられた電
極２６、絶縁膜２７、ソース電極２８、ドレイン電極２
９とからなっている。また、第３図は第２図のＡ−Ａ’
における断面構造図を示したものである。
次に、本発明装置の動作について説明する。本装置はソ
ース電極２８に対してドレイン電極２９に正の電圧を、
またゲート電極２６に負の電圧を印加することにより動
作状態に設定する。電流チャネルは隣り合う２個の細孔
状ｐ形ＩｎＧａＡｓ層２３と表面部のｐ形ＩｎＧａＡｓ
層２５および半絶縁性基板２１とで囲まれたｎ形ＩｎＧ
ａＡｓに形成される。ｐｎ接合近傍に形成される空乏層
領域は、当該ｐｎ接合に印加される電位差により変化す
るため、ゲート電極２６に与える電位により電流チャネ
ル領域を変化させることができる。すなわち、ゲート電
位を変えることにより、ソース、ドレイン間電流を変化
させることができる。
ース電極２８に対してドレイン電極２９に正の電圧を、
またゲート電極２６に負の電圧を印加することにより動
作状態に設定する。電流チャネルは隣り合う２個の細孔
状ｐ形ＩｎＧａＡｓ層２３と表面部のｐ形ＩｎＧａＡｓ
層２５および半絶縁性基板２１とで囲まれたｎ形ＩｎＧ
ａＡｓに形成される。ｐｎ接合近傍に形成される空乏層
領域は、当該ｐｎ接合に印加される電位差により変化す
るため、ゲート電極２６に与える電位により電流チャネ
ル領域を変化させることができる。すなわち、ゲート電
位を変えることにより、ソース、ドレイン間電流を変化
させることができる。
以上の説明では、細孔状ｐ形ＩｎＧａＡｓ層２３の間の
表面部に薄いｐ形ＩｎＧａＡｓ層２５を設けた構造にな
っているが、細孔状ｐ形ＩｎＧａＡｓ層のみを設けても
よい。
表面部に薄いｐ形ＩｎＧａＡｓ層２５を設けた構造にな
っているが、細孔状ｐ形ＩｎＧａＡｓ層のみを設けても
よい。
また、細孔状ｐ形１ｎＧａＡｓ層２３は２個以上でかつ
ゲート位置に線状に配置される。
ゲート位置に線状に配置される。
次に、本発明装置の製造方法例を第４図に示す製造工程
に従って述べる。ａ）半絶縁性ＩｎＰ基板４１上に液相
成長法などによりキャリア濃度Ｉ ＸＩＯ”値弓、厚さ
１μｍのｎ形ＩｎＧａＡｓ層４２を成長させる。
に従って述べる。ａ）半絶縁性ＩｎＰ基板４１上に液相
成長法などによりキャリア濃度Ｉ ＸＩＯ”値弓、厚さ
１μｍのｎ形ＩｎＧａＡｓ層４２を成長させる。
次に、ｂ）ホトリソ技術により０．５μｍ径の開口部を
有するレジスト膜４４．４ｕＺｎＮｉ膜４３の多層膜を
ＩｎＧａＡｓ層４２上に形成する。さらに、Ｃ）塩素系
のりアクティブイオンエツチングにより開口部のＩｎＧ
ａＡｓ膜４２をエツチングした後、マスク材であるレジ
スト膜４４． ＡｕＺｎＮｉ膜４３を除去する。ｄ）窒
化シリコン膜４５を付着後、ホトリソ技術によりＩｎＧ
ａＡｓ膜４２のエツチング部に合わせて窒化シリコン膜
４５に開口部を形成する。ｅ）カドミウムの熱拡散によ
り、窒化シリコン膜４５の開口部にｐ形１ｎＧａＡｓ層
４６を形成する。ｆ）ソース部、ドレイン部、ゲート部
にそれぞれオーミック性電極を形成する。ここでは、ゲ
ート電極４７のみを示している。
有するレジスト膜４４．４ｕＺｎＮｉ膜４３の多層膜を
ＩｎＧａＡｓ層４２上に形成する。さらに、Ｃ）塩素系
のりアクティブイオンエツチングにより開口部のＩｎＧ
ａＡｓ膜４２をエツチングした後、マスク材であるレジ
スト膜４４． ＡｕＺｎＮｉ膜４３を除去する。ｄ）窒
化シリコン膜４５を付着後、ホトリソ技術によりＩｎＧ
ａＡｓ膜４２のエツチング部に合わせて窒化シリコン膜
４５に開口部を形成する。ｅ）カドミウムの熱拡散によ
り、窒化シリコン膜４５の開口部にｐ形１ｎＧａＡｓ層
４６を形成する。ｆ）ソース部、ドレイン部、ゲート部
にそれぞれオーミック性電極を形成する。ここでは、ゲ
ート電極４７のみを示している。
上記工程において、ｅ）のｐ −ＩｎＧａＡｓ形成は気
相成長あるいは液相成長法でもよい。
相成長あるいは液相成長法でもよい。
以上説明したように細孔状ｎ形半導体層を形成するには
、細い凹陥部加工が必要となるが、本方法をイオン注入
による方法と比べると、さらに細くかつ幅が長さ方向で
均一なｎ形半導体層を形成することができるため、ｎ形
半導体層の間に形成される電流チャネルの幅を深さ方向
に均一にすることができる。
、細い凹陥部加工が必要となるが、本方法をイオン注入
による方法と比べると、さらに細くかつ幅が長さ方向で
均一なｎ形半導体層を形成することができるため、ｎ形
半導体層の間に形成される電流チャネルの幅を深さ方向
に均一にすることができる。
（発明の効果）
以上説明したように、本発明装置は極めて細い凹陥部加
工を施した後、浅いｐ彫工鈍物の熱拡散あるいは気相成
長とか液相成長法により形成された２個以上のｎ形半導
体層で構成されたゲート構造を有するため、ゲート長を
短くできることにより、高利得、高速動作が可能になる
利点がある。
工を施した後、浅いｐ彫工鈍物の熱拡散あるいは気相成
長とか液相成長法により形成された２個以上のｎ形半導
体層で構成されたゲート構造を有するため、ゲート長を
短くできることにより、高利得、高速動作が可能になる
利点がある。
第１図は従来装置の一例を示す斜視図、第２図は本発明
装置の一実施例を示す斜視図、第３図は第２図Ａ−Ａ’
における断面図、第４図は本発明の電界効果トランジス
タの製造工程を説明するための断面図である。 １１・・・半絶縁性半導体基板、 １２・・・ｎ形半導
体層、１３・・・ｎ形半導体層、 １４・・・絶縁膜、
１５・・・ソース電極、 １６・・・ゲート電極、
１７・・・ドレイン電極、 ２１・・・半絶縁性半導体基板、 ２２・・・ｎ形半導
体層、２３・・・細孔部、 ２４．２５・・・ｐ形半導
体層、２６・・・ゲート電極、 ２７・・・絶縁膜、
２８・・・ソース電極、 ２９・・・ドレイン電極、 ４１・・・半絶縁性半導体基板、 ４２・・・ｎ形半導
体層、４３・・・ＡｕＺｎＮｉ、 ４４・・・レジスト
、 ４５・・・絶縁膜、４６・・・ｐ形半導体層、 ４
７・・・ゲート電極。
装置の一実施例を示す斜視図、第３図は第２図Ａ−Ａ’
における断面図、第４図は本発明の電界効果トランジス
タの製造工程を説明するための断面図である。 １１・・・半絶縁性半導体基板、 １２・・・ｎ形半導
体層、１３・・・ｎ形半導体層、 １４・・・絶縁膜、
１５・・・ソース電極、 １６・・・ゲート電極、
１７・・・ドレイン電極、 ２１・・・半絶縁性半導体基板、 ２２・・・ｎ形半導
体層、２３・・・細孔部、 ２４．２５・・・ｐ形半導
体層、２６・・・ゲート電極、 ２７・・・絶縁膜、
２８・・・ソース電極、 ２９・・・ドレイン電極、 ４１・・・半絶縁性半導体基板、 ４２・・・ｎ形半導
体層、４３・・・ＡｕＺｎＮｉ、 ４４・・・レジスト
、 ４５・・・絶縁膜、４６・・・ｐ形半導体層、 ４
７・・・ゲート電極。
Claims (2)
- （１）半絶縁性半導体基板上に形成された電界効果トラ
ンジスタにおいて、ゲート部が、前記半絶縁性基板に達
し少なくともまわりの部分にｐｎ接合が形成された構造
を有する少なくとも２個の互いに分離された細孔部を有
することを特徴とする電界効果トランジスタ。 - （２）前記ｐｎ接合が前記２個の細孔部のまわりの部分
および前記２個の細孔部相互間の半導体層表面部分に形
成されていることを特徴とする特許請求の範囲第１項記
載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2512985A JPS61185976A (ja) | 1985-02-14 | 1985-02-14 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2512985A JPS61185976A (ja) | 1985-02-14 | 1985-02-14 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61185976A true JPS61185976A (ja) | 1986-08-19 |
Family
ID=12157340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2512985A Pending JPS61185976A (ja) | 1985-02-14 | 1985-02-14 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61185976A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227900A (ja) * | 1995-02-21 | 1996-09-03 | Nec Corp | 半導体装置 |
| WO2007094493A1 (ja) * | 2006-02-14 | 2007-08-23 | National Institute Of Advanced Industrial Science And Technology | 光電界効果トランジスタ、及びそれを用いた集積型フォトディテクタ |
-
1985
- 1985-02-14 JP JP2512985A patent/JPS61185976A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227900A (ja) * | 1995-02-21 | 1996-09-03 | Nec Corp | 半導体装置 |
| WO2007094493A1 (ja) * | 2006-02-14 | 2007-08-23 | National Institute Of Advanced Industrial Science And Technology | 光電界効果トランジスタ、及びそれを用いた集積型フォトディテクタ |
| GB2445313A (en) * | 2006-02-14 | 2008-07-02 | Nat Inst Of Advanced Ind Scien | Photo field effect transitor and intergrated photodetector using same |
| US7759698B2 (en) | 2006-02-14 | 2010-07-20 | National Institute Of Advanced Industrial Science And Technology | Photo-field effect transistor and integrated photodetector using the same |
| GB2445313B (en) * | 2006-02-14 | 2011-03-23 | Nat Inst Of Advanced Ind Scien | Photo field effect transistor and integrated photodetector using same |
| JP4963120B2 (ja) * | 2006-02-14 | 2012-06-27 | 独立行政法人産業技術総合研究所 | 光電界効果トランジスタ，及びそれを用いた集積型フォトディテクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2929291B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| US4038107A (en) | Method for making transistor structures | |
| US4103415A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| JPS63147368A (ja) | 両面ゲ−ト静電誘導サイリスタ及びその製造方法 | |
| US4551909A (en) | Method of fabricating junction field effect transistors | |
| US4611384A (en) | Method of making junction field effect transistor of static induction type | |
| JPH03165577A (ja) | 半導体デバイスとその製造方法 | |
| US4169270A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| US3456168A (en) | Structure and method for production of narrow doped region semiconductor devices | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| CA1119733A (en) | Narrow channel mos devices and method of manufacturing | |
| JPS61185976A (ja) | 電界効果トランジスタ | |
| US4437925A (en) | Etched-source static induction transistor | |
| US5814548A (en) | Process for making n-channel or p-channel permeable base transistor with a plurality layers | |
| US4837608A (en) | Double gate static induction thyristor and method for manufacturing the same | |
| JPH01209766A (ja) | 縦型電界効果トランジスタ及びその製造方法 | |
| JPH03101169A (ja) | 半導体デバイス作製方法 | |
| JPH0359579B2 (ja) | ||
| JPH02159070A (ja) | 半導体装置とその製造方法 | |
| US4692780A (en) | Junction field effect transistor and method of fabricating | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| JP2808122B2 (ja) | 半導体装置の製造方法 | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| KR100223795B1 (ko) | 반도체소자제조방법 |