JPS61181210A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPS61181210A JPS61181210A JP2123585A JP2123585A JPS61181210A JP S61181210 A JPS61181210 A JP S61181210A JP 2123585 A JP2123585 A JP 2123585A JP 2123585 A JP2123585 A JP 2123585A JP S61181210 A JPS61181210 A JP S61181210A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gain control
- signal
- signal source
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号処理における利得制御回路に関する
ものである。
ものである。
従来の技術
第2図に従来の利得制御回路を示す。第2図に於て、1
.2はエミッタを共通にしたNPNトラ2 ゝ ンジスタ、3は交流信号源、4は抵抗、5は電源端子、
6,7は各トランジスタのベース端子、8は出力端子、
9はトランジスタ1及びトランジスタ2の共通エミッタ
端子、10は接地端子である。
.2はエミッタを共通にしたNPNトラ2 ゝ ンジスタ、3は交流信号源、4は抵抗、5は電源端子、
6,7は各トランジスタのベース端子、8は出力端子、
9はトランジスタ1及びトランジスタ2の共通エミッタ
端子、10は接地端子である。
第3図に従来のゲインコントロール回路の動作波形を示
す。第3図に於て、波形aは、第2図に示した交流信号
源3の信号電流を示し、波形すはトランジスタ1のコレ
クタ電流、波形Cはトランジスタ2のコレクタ電流を示
す。第2図に於て、トランジスタ1のコレクタ電流をi
cl、トランジスタ2のコレクタ電流をio2、トラン
ジスタ1のベース電圧をvBl、トランジスタ2のベー
ス電圧をvB2、交流信号源3の信号電流を10、抵抗
4の抵抗値をRL とすると、出力端子8に得ら汎る
交流出力電圧VL は、次のように表わさ几る○VL
”” lcI XRL 1””’ (”
)io−・cl・io2 ・・・・・・(1
−2)lcl−Isexp(テvBE、)・・・・(1
−3)io2−Isexp(蒔vBE2)・・・・・・
・(1−4)3 ”−ン (1−3)式、(1−4)式に於て、■BE1はトラン
ジスタ1のベースエミッタ間電圧、■BE2はトランジ
スタ2のペースエミッタ間電圧を示す。
す。第3図に於て、波形aは、第2図に示した交流信号
源3の信号電流を示し、波形すはトランジスタ1のコレ
クタ電流、波形Cはトランジスタ2のコレクタ電流を示
す。第2図に於て、トランジスタ1のコレクタ電流をi
cl、トランジスタ2のコレクタ電流をio2、トラン
ジスタ1のベース電圧をvBl、トランジスタ2のベー
ス電圧をvB2、交流信号源3の信号電流を10、抵抗
4の抵抗値をRL とすると、出力端子8に得ら汎る
交流出力電圧VL は、次のように表わさ几る○VL
”” lcI XRL 1””’ (”
)io−・cl・io2 ・・・・・・(1
−2)lcl−Isexp(テvBE、)・・・・(1
−3)io2−Isexp(蒔vBE2)・・・・・・
・(1−4)3 ”−ン (1−3)式、(1−4)式に於て、■BE1はトラン
ジスタ1のベースエミッタ間電圧、■BE2はトランジ
スタ2のペースエミッタ間電圧を示す。
トランジスタ1のベース電圧=■B1、トランジスタ2
のベース電圧−vB2 だから、vBl−■B2−vB
E1−vBE2−Δv (1−5)とすると、iC1/
IG2= exP @ ”BEl)/expfM(”B
El−ΔV)1−exp(■vBE1−■BE1→ΔV
))=eXpφΔV)・・・(1−e) icl−1c2・expKTΔV −(1−
7)(1−2)式、(1−7)式より 1O−1C2+IC2”xp(MΔV)=t c2(1
+xpMΔV)1i() 1C2−1十exp(kΔv)°°(1−s)(1−s
)式、(1−9)式に示したように、トランジスタ1の
コレクタ電流ic1及びトランジスタ2のコレクタ電流
ic2は、各々のベース電圧の差電圧によって決定する
。
のベース電圧−vB2 だから、vBl−■B2−vB
E1−vBE2−Δv (1−5)とすると、iC1/
IG2= exP @ ”BEl)/expfM(”B
El−ΔV)1−exp(■vBE1−■BE1→ΔV
))=eXpφΔV)・・・(1−e) icl−1c2・expKTΔV −(1−
7)(1−2)式、(1−7)式より 1O−1C2+IC2”xp(MΔV)=t c2(1
+xpMΔV)1i() 1C2−1十exp(kΔv)°°(1−s)(1−s
)式、(1−9)式に示したように、トランジスタ1の
コレクタ電流ic1及びトランジスタ2のコレクタ電流
ic2は、各々のベース電圧の差電圧によって決定する
。
発明が解決しようとする問題点
次に、トランジスタのコレクタ電流に対する周波数特性
の関係を第4図に示した。第4図の横軸はコレクタ電流
を示し縦軸は周波数特性を示す。
の関係を第4図に示した。第4図の横軸はコレクタ電流
を示し縦軸は周波数特性を示す。
第4図から明らかなように、トランジスタの周波数特性
は、コレクタ電流を小さくすると著しく悪化することが
分る。第2図に示した従来の利得制御回路に於て、トラ
ンジスタ2のコレクタ電流が小さくなるように、トラン
ジスタ1、トランジスタ2のベース電圧を加えた場合、
トランジスタ2のコレクタ電流1c2は、(1−8)式
に示されるように決定される。しかし第2図に示しだ交
流信号源3の周波数を高くした場合には、第4図に示し
たトランジスタ特性に従って、コレクタ電流が小さいた
めに、計算値から大きな誤差を持つことになる。第5図
に、第2図に示した従来例の出力端子8の電圧波形を示
しだ。第6図の波形dは、(1−a )式に示しだ計算
値であり、第6図の波5ベーノ 形eは、実際に得ら扛る電圧波形である。このように、
従来の回路では、信号を減衰した場合に、周波数特性も
同時に悪化するために、利得制御回路を応用する場合に
大きな問題となっていた。
は、コレクタ電流を小さくすると著しく悪化することが
分る。第2図に示した従来の利得制御回路に於て、トラ
ンジスタ2のコレクタ電流が小さくなるように、トラン
ジスタ1、トランジスタ2のベース電圧を加えた場合、
トランジスタ2のコレクタ電流1c2は、(1−8)式
に示されるように決定される。しかし第2図に示しだ交
流信号源3の周波数を高くした場合には、第4図に示し
たトランジスタ特性に従って、コレクタ電流が小さいた
めに、計算値から大きな誤差を持つことになる。第5図
に、第2図に示した従来例の出力端子8の電圧波形を示
しだ。第6図の波形dは、(1−a )式に示しだ計算
値であり、第6図の波5ベーノ 形eは、実際に得ら扛る電圧波形である。このように、
従来の回路では、信号を減衰した場合に、周波数特性も
同時に悪化するために、利得制御回路を応用する場合に
大きな問題となっていた。
本発明は、トランジスタの動作電流による周波数特性の
悪化を改善し、安定した制御特性を持つゲインコントロ
ール回路を提供するものである。
悪化を改善し、安定した制御特性を持つゲインコントロ
ール回路を提供するものである。
問題点を解決するための手段
本発明はエミッタを共通接続したNPNトランジスタの
該エミッタに交流信号源と直流電源が並列接続され、且
つ、各々のトランジスタのベースを入力端子とし、一方
のトランジスタのコレクタを直接に、他方のトランジス
タのコレクタを、抵抗を介して、そ九ぞ九、電源端子に
接続し、且つ、他方のトランジスタのコレクタを出力端
子とする構成の利得制御回路である。
該エミッタに交流信号源と直流電源が並列接続され、且
つ、各々のトランジスタのベースを入力端子とし、一方
のトランジスタのコレクタを直接に、他方のトランジス
タのコレクタを、抵抗を介して、そ九ぞ九、電源端子に
接続し、且つ、他方のトランジスタのコレクタを出力端
子とする構成の利得制御回路である。
作 用
本発明によると、NPNトランジスタのコレクタの交流
出力信号は、エミッタ側の直流信号に全く影響を受けず
に動作電流を増加することができ8′\ ・′ る。
出力信号は、エミッタ側の直流信号に全く影響を受けず
に動作電流を増加することができ8′\ ・′ る。
実施例
第1図に本発明の利得制御回路を示す。第1図において
、11.12はエミッタを共通にしたNPNトランジス
タであり、該エミッタと接地間に交流信号源13および
直流信号源14が並列接続されている。15はNPN
トランジスタ12のコレクタに接続した抵抗でありNP
N トランジスタ11のコレクタと抵抗15とはそnぞ
れ電源端子16に接続する。17.18はそれぞれトラ
ンジスタ11.12のベース端子、19はトランジスタ
12のコレクタに接続した出力端子、2oはトランジス
タ11及びトランジスタ12の共通エミッタ端子、21
は接地端子である。第1図に於て、直流電流源14は、
トランジスタ11及びトランジスタ12のエミッタ端子
20から接地端子21に一定直流電流工○を流している
。従ってトランジスタ11のコレクタ電流1c3及びト
ランジスタ12のコレクタ電流ic4は、(1−1)式
から(1−9)弐捷での結果に、1o−1o十工。を代
入7″− することによって得ら几る。
、11.12はエミッタを共通にしたNPNトランジス
タであり、該エミッタと接地間に交流信号源13および
直流信号源14が並列接続されている。15はNPN
トランジスタ12のコレクタに接続した抵抗でありNP
N トランジスタ11のコレクタと抵抗15とはそnぞ
れ電源端子16に接続する。17.18はそれぞれトラ
ンジスタ11.12のベース端子、19はトランジスタ
12のコレクタに接続した出力端子、2oはトランジス
タ11及びトランジスタ12の共通エミッタ端子、21
は接地端子である。第1図に於て、直流電流源14は、
トランジスタ11及びトランジスタ12のエミッタ端子
20から接地端子21に一定直流電流工○を流している
。従ってトランジスタ11のコレクタ電流1c3及びト
ランジスタ12のコレクタ電流ic4は、(1−1)式
から(1−9)弐捷での結果に、1o−1o十工。を代
入7″− することによって得ら几る。
(2−1)式及び(2−2)式に於て、ΔVは、Δv−
vB3−VB4 vB3:トランジスタQ3のベース電圧vB4:トラン
ジスタQ4のベース電圧’C4及び’C3には、直流電
流工0の成分が含捷扛でいるが、第1図に於ける出力端
子19に得られる交流出力電圧には全く影響を与えない
。従って、l・ランジスタ12の動作電流を増加するこ
とができるために、トランジスタ12の周波数特性を改
善することができる。
vB3−VB4 vB3:トランジスタQ3のベース電圧vB4:トラン
ジスタQ4のベース電圧’C4及び’C3には、直流電
流工0の成分が含捷扛でいるが、第1図に於ける出力端
子19に得られる交流出力電圧には全く影響を与えない
。従って、l・ランジスタ12の動作電流を増加するこ
とができるために、トランジスタ12の周波数特性を改
善することができる。
発明の効果
本発明によると、利得制御回路は、直流電流を交流信号
に混合することによって、交流信号を減衰した場合でも
、周波数特性の低下を防止することができる。
に混合することによって、交流信号を減衰した場合でも
、周波数特性の低下を防止することができる。
第1図は本発明の利得制御回路の一実施例回路図、第2
図は従来例の利得制御回路の回路図、第3図は従来例回
路での動作波形図、第4図は従来例回路の周波数特性図
、第6図は回路による出力波形図である。 11.12・・・・・NPNトランジスタ、13・・・
・交流信号源、14・・・直流信号源、15・・・・抵
抗、16・・・・・電源端子、17.18・・・・NP
Nトランジスタの各ベース端子、19−・・・・出力端
子。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第3
図 C 第4図
図は従来例の利得制御回路の回路図、第3図は従来例回
路での動作波形図、第4図は従来例回路の周波数特性図
、第6図は回路による出力波形図である。 11.12・・・・・NPNトランジスタ、13・・・
・交流信号源、14・・・直流信号源、15・・・・抵
抗、16・・・・・電源端子、17.18・・・・NP
Nトランジスタの各ベース端子、19−・・・・出力端
子。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第3
図 C 第4図
Claims (1)
- NPNトランジスタの各エミッタを共通接続し、同エミ
ッタ接続端子に交流信号源が接続されると共に直流電流
源が接続され、且つ、一方のNPNトランジスタのコレ
クタを直接、および他方のNPNトランジスタのコレク
タを、抵抗を介して、それぞれ電源端子に接続し、且つ
前記各NPNトランジスタのベースをそれぞれ、信号入
力端子とし、前記他方のNPNトランジスタのコレクタ
を出力端子としたことを特徴とする利得制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2123585A JPS61181210A (ja) | 1985-02-06 | 1985-02-06 | 利得制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2123585A JPS61181210A (ja) | 1985-02-06 | 1985-02-06 | 利得制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61181210A true JPS61181210A (ja) | 1986-08-13 |
Family
ID=12049373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2123585A Pending JPS61181210A (ja) | 1985-02-06 | 1985-02-06 | 利得制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61181210A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5570064A (en) * | 1994-07-14 | 1996-10-29 | Fujitsu Limited | Automatic gain control amplifier for use in radio transmitter-receiver |
-
1985
- 1985-02-06 JP JP2123585A patent/JPS61181210A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5570064A (en) * | 1994-07-14 | 1996-10-29 | Fujitsu Limited | Automatic gain control amplifier for use in radio transmitter-receiver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60205618A (ja) | カスコード接続電流源回路配置 | |
JPS61181210A (ja) | 利得制御回路 | |
JPS6359197B2 (ja) | ||
JPS6022862A (ja) | 電源回路 | |
JPH06120784A (ja) | ウインドウコンパレータ | |
JPH0151207B2 (ja) | ||
JP2789926B2 (ja) | 全波整流回路 | |
JP2552007B2 (ja) | 電流ミラー回路 | |
JPH06164262A (ja) | 飽和防止回路 | |
JPS62161205A (ja) | 定電流回路 | |
JP3221058B2 (ja) | 整流回路 | |
JPS5842304A (ja) | 半導体増幅回路 | |
JPS62254218A (ja) | 定電流回路 | |
JPH03169107A (ja) | カレントミラー回路 | |
JPS59181802A (ja) | 電流入力型増幅装置 | |
JPS61184003A (ja) | 振幅制限回路 | |
RU1817080C (ru) | Двухпол рный стабилизатор посто нного напр жени | |
JPS634704A (ja) | 出力回路 | |
JPS63202108A (ja) | カレントミラ−回路 | |
JPH01162407A (ja) | 電圧・電流変換回路 | |
JP2710471B2 (ja) | 定電圧供給回路 | |
JPH0289410A (ja) | 利得可変回路 | |
JPS6354809A (ja) | バイアス回路 | |
JPS61244107A (ja) | 負帰還増幅器 | |
JPH0413302A (ja) | トランジスタ耐圧補償回路 |