JPS61177750A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61177750A
JPS61177750A JP60018542A JP1854285A JPS61177750A JP S61177750 A JPS61177750 A JP S61177750A JP 60018542 A JP60018542 A JP 60018542A JP 1854285 A JP1854285 A JP 1854285A JP S61177750 A JPS61177750 A JP S61177750A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
sealant
package
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60018542A
Other languages
English (en)
Inventor
Michiaki Furukawa
古川　道明
Yasuyuki Yamazaki
康行 山崎
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60018542A priority Critical patent/JPS61177750A/ja
Publication of JPS61177750A publication Critical patent/JPS61177750A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、リードの固定およびパッケージの封正に関し
、半導体装置に適用してを効な技術に関するものである
。
〔背景技術〕
パッケージの封止材料にリードの一部を埋設して該リー
ドを固定してなる半導体装置に、いわゆるガラス封止型
半導体装置がある。
この半導体装置は、そのパッケージがともにセラミック
で形成された基板とキャップとを低融点ガラスで爆着し
て封止形成されてなるもので、該低融点ガラスにパフケ
ージ内部に搭載されているペレットと電気的接続を行う
ためのリードが埋設固定されているものである。
前記のパッケージ封止用のガラスは非常に固くかつ脆い
性質を有しているため、前記半導体装置の製造にあたっ
ては、基板、キャップおよびり−ドの三者間で物理的、
化学的に調和をとる必要があり、材料の組み合わせが重
要である。
とくに、パッケージの封止を低融点ガラスの熔融温度以
上、たとえば４５０℃に加熱して行うので、冷却に際し
封止部の破壊等を防止するためには、各部品の材料の熱
膨張係数が互いに近似して熱的に調和していることが要
求される。それ故、前記材料の組み合わせは極めて限ら
れることになる。
また、前記半導体装置のパンケージの封止を行うために
は、予め基板とキャップの所定部にペースト状ガラスの
印刷、乾燥、グレイズ等の処理を行う必要があり、工程
が長いという問題もある。
以上の問題が本発明者により見い出された。
なお、ガラス封止型半導体装置については、株式会社工
業調査会「ＩＣ化実装技技術　１９８０年１月１５日発
行、日本マイクロエレクトロニクス協会線、Ｐ１３５〜
Ｐ１５０に記載がある。
〔発明の目的〕
本発明の目的は、リードの固定およびパフケージの封止
に関し、半導体装置の信頼性向上に適用して有効な技術
を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、パンケージの封止材にその一部が埋設されて
リードが固定されてなる半導体装置について、該封止材
として弾性材料を用いることにより、基板、該基板との
接合部材およびリードの各材料としてその物性に関係な
く任意のものを選択できることより、如何なる材料を組
み合わせで形成する場合であっても、封止部に割れ等の
発生を　。
排除でき、前記目的が容易に達成されるものである。
〔実施例〕
第１図は本発明による一実施例である半導体装置を、そ
のほぼ中心を切る面における断面図で示すものである。
本実施例の半導体装置は、パ、７ケージがシリコンカー
バイドを主成分とする材料（以下、単にシリコンカーバ
イド基板という）からなる基板１と該基板との接合部材
であるムライトからなるキャップ２とをシリコーンゴム
からなる封止材３で接合して、内部を封止して形成され
てなるもので、該封止材３には銅製のり一部４が、その
一部が埋設された状態で固定されている。
そして、パフケージ内部にはペレット５が金−シリコン
共晶６で取り付けられており、該ペレット５は前記リー
ド４の内端部と金ワイヤ７で電気的に接続された状態で
、シリコーンゲル８で被覆保護されている。
シリコンカーバイドの基板１は、たとえば特開昭５７−
２５９１号公報に示される、シリコンカーバイド中に０
．１〜３．５重量％のベリリウムを含み、ホットプレス
により形成されたセラミックからなるものである。
これは、電気絶縁性、熱伝導性に優れ、シリコンに近い
熱膨張係数を持ち、機械的強度が大きいという特性を備
えているものである。
前記の如く、封止材として弾性を有するシリコーンゴム
を用いることにより、基板１の材料であるシリコンカー
バイドと熱膨張率が大きく異なる銅製のリード４を用い
ることができるものである。
なお、図示の構造は、たとえば次のようにして得ること
ができる。すなわち、まず、表面にタングステンもしく
はモリブデンからなる層とその表面に形成された金メッ
キ層とからなるようなメタライズ層６を存する基板１を
用意し、その基板１の所定部に印刷等の方法でゴム原料
を被着し、そのゴム原料にリード４の所定部が接触する
ようにして加熱処理を行うことにより、リード４がシリ
コーンゴム３ａに接着された状態を形成する。その後、
メタライズ層６に金−シリコン共晶によって半導体ペレ
ット５を取り付け、半導体ペレットの電極とリード４と
の相互をコネクタ線７によって結合させる。その後、シ
リコーンゲル８をボッティングで取り付け、さらにシリ
コーンゴム３ａの所定部上面またはキャップ２の接合面
にゴム原料を被着した後、基板１上にキャップ２を載置
して所定条件で加熱処理を行う。
本実施例のように、シリコーンゴムを用いることにより
、ガラスで封止する場合に比べ、ペーストガラスの乾燥
およびグレイズ工程を排除できるため、工程を単純にす
ることもできる。
〔効果〕
（１）、パンケージの封止材にその一部が埋設されてリ
ードが固定されてなる半導体装置について、該封止材と
して弾性材料を用いることにより、基板、該基板との接
合部材およびリードの各材料としてその物性に関係なく
任意のものを選択できることより、如何なる材料を組み
合わせで形成する場合であっても、封止部に割れ等の発
生を防止できる。
（２）、前記（１）により、半導体装置の信頼性向上を
達成できる。
（３）、前記（１）により、パッケージ材料として樹脂
を用いることができることより、半導体装置のコスト低
減ができる。
（４）、前記（１）により、セラミックパッケージに銅
リードを適用できるので、半導体装置の電気特性を向上
させることができる。
（５）、ガラス封止法に比べ、製造工程を単純にするこ
とができるので、コスト低減が可能である。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施′例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
前記実施例では、封止材である弾性材料としてシリコー
ンゴムを示したが、これに限らず通常ゴムとして用いら
れるネオプレン、クロロプレン等であっても、ソフトエ
ポキシ、ポリイミドフッ素樹脂等の合成樹脂であっても
、さらにはゴムと樹脂との混合物である、いわゆるゴム
レジンであってもようことはいうまでもない。
また、パッケージ部材が全てセラミックで形成されてい
るものを示したが、これに限るものでなく、樹脂のみで
あっても、またセラミックと樹脂との組み合わせからな
るものであってもよいことはいうまでもない。
そして、セラミックとしてもシリコンカーバイドまたは
ムライトに限らないことはいうまでもない。
なお、パッケージ部材としては断面形状が平坦な基板と
コ字杖のキャップとを示したが、これに限るものでなく
、たとえば基板との接合部材がキャップとは別体の枠体
であってもよいことはいうまでもない。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、いわゆるフラット
パッケージ型半導体装置に適用した場合について説明し
たが、それに限定されるものではなく、たとえば、パッ
ケージの封止材にその一部が埋設されてリードが固定さ
れてなる半導体装置であれば、ＤＩＰ型等の種々の型式
の半導体装置に適用して有効な技術である。
【図面の簡単な説明】
第１図は、本発明による一実施例である半導体装置を示
す断面図である。 ｌ・・・基板、２・・・キャップ、３・・・封止材、３
ａ、３ｂ・・・シリコーンゴム、４・・・リード、５・
・・ペレット、６・・・金−シリコン共晶、７・・・ワ
イヤ、８・・・シリコーンゲル。

Claims (1)

  1. 【特許請求の範囲】 １、パッケージの基板と該基板との接合部材とが弾性材
    料で接合され、該弾性材料にその一部が埋設されてリー
    ドが固定されてなる半導体装置。 ２、接合部材がキャップまたは枠体であることを特徴と
    する特許請求の範囲第１項記載の半導体装置。 ３、弾性材料がゴム、樹脂またはゴムレジンであること
    を特徴とする特許請求の範囲第１項記載の半導体装置。 ４、基板がセラミックまたは樹脂で形成されていること
    を特徴とする特許請求の範囲第１項記載の半導体装置。 ５、キャップがセラミック、樹脂または金属で形成され
    ていることを特徴とする特許請求の範囲第１項記載の半
    導体装置。 ６、基板がシリコンカーバイドを主成分とする材料で形
    成され、キャップがムライトで形成されていることを特
    徴とする特許請求の範囲第１項記載の半導体装置。
JP60018542A 1985-02-04 1985-02-04 半導体装置 Pending JPS61177750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60018542A JPS61177750A (ja) 1985-02-04 1985-02-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60018542A JPS61177750A (ja) 1985-02-04 1985-02-04 半導体装置

Publications (1)

Publication Number Publication Date
JPS61177750A true JPS61177750A (ja) 1986-08-09

Family

ID=11974519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60018542A Pending JPS61177750A (ja) 1985-02-04 1985-02-04 半導体装置

Country Status (1)

Country Link
JP (1) JPS61177750A (ja)

Similar Documents

Publication Publication Date Title
US4849803A (en) Molded resin semiconductor device
KR100902766B1 (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
CN110120375A (zh) 功率用半导体装置
JP2006179538A (ja) 半導体パワーモジュール
KR100216100B1 (ko) 플립 칩 반도체 장치
JPH03142847A (ja) 半導体集積回路装置
JPS61177750A (ja) 半導体装置
JPH0337308B2 (ja)
JPS5850021B2 (ja) 半導体装置の製法
JPS63107156A (ja) 樹脂封止型半導体装置
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
JPS62210651A (ja) 樹脂封止型半導体装置
JPS64812B2 (ja)
JPS6129162A (ja) 半導体装置
JPS6354731A (ja) 半導体装置
JPH0493052A (ja) 半導体集積回路装置
JP2707984B2 (ja) 半導体装置
JPS60154647A (ja) 半導体装置
JPH0582678A (ja) 混成集積回路
JP3854206B2 (ja) 半導体装置
JPS63310149A (ja) 高集積化ｉｃ用パッケ−ジおよびその製造方法
JPS638621B2 (ja)
JPH0661306A (ja) チップキャリアとその実装構造体
JP2923043B2 (ja) 樹脂封止型半導体装置
JPS6123345A (ja) 半導体装置