JPS61176156A - 薄膜トランジスタとその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁性基板上に形成する薄膜トランジスタとそ
の製造方法に関する。

〔従来技術とその問題点〕

近年、液晶フラットパネルディスプレイ、エレクトロル
ミネッセンスディスプレイあるいはイメージセンサ等の
駆動デバイスとして使われる薄膜トランジスタの研究開
発が盛んに行なわれている。

これらの薄膜トランジスタに要求されることは、フラッ
トパネルディスプレイやセンサとして使うための大きな
面積に多数の薄膜トランジスタを形成できることと、安
価で平面性の良いガラス等を基板とし、低温プロセスで
形成できること、高速性、安定性と高歩留りを確保する
ため自己整合的に作シ得ることである。しかし低温プロ
セスではシリコンの集積回路等に用いられているイオン
注入のような高温処理を必要とする自己整合技術は使え
ない。このため従来は以下に述べる光による自己整合方
法が使われていた。

第４図は光による従来の自己整合方法の基本的なプロセ
スを、半導体として非晶質シリコンを使う薄膜トランジ
スタを例にとって示したものである。まず、第４図（ａ
）に示すように透明なガラス基板１８の上にＮｉＣｒを
蒸着し、パターンニング、エツチングを行いゲート電極
１９を形成する。この上に２０のゲート絶縁膜となる厚
さ３０００オングストロームのｓｔｏ、、ｚｘの厚さ１
０００オングストロームのａ−８ｉ：Ｈ（非晶質シリコ
ン）、２２のパッシベーション膜となる厚さ３０００オ
ングストロームの５ｉ０２を積層し、必要な部分だけを
島状に、パターニング・エッチングする。さらための紫
外光２４を照射する。この時２１のａ−８ｉ：Ｈを薄く
しておけば２４の紫外光はある程度透過し、この上の７
オトレジストは感光する。しかし、１９のゲート電極が
ある上のフォトレジストは、該ゲート電極が遮光膜とな
シ感光しない。

従ってこれを現像すれば、第４図（ｂ）に示すように該
ゲート電極の上の部分だけに７オトレジストが残る。こ
の時露光に要する時間は２１のａ−８ｉ：Ｈの膜厚が０
．１μｍのとき少くとも２０分以上は必要である。これ
は通常の７オトレジストの露光時間の３０〜１００倍に
もなる。

次に２２の８ｉ０１をエツチングし２１のａ−８ｉ　：
　Ｈの表面を出す（第４図（Ｃ））。次に第４図（ｄ）
に示すようにオーミック接触用の半導体膜として温度１
２０℃でグロー放電法によシ２５のｎ＋−ａ−８ｉ：Ｈ
を形成し、さらにこの上にソース・ドレイン電極となる
２６のＮｉＣｒを蒸着する。最後に該フォトレジストを
除去することによシゲート電極直上のｎ＋−ａ　−８ｉ
　：Ｈ，ＮｉＣｒをリフトオフし、さらにこれらをソー
ス・ドレイン電極の形状にパターンニング、エツチング
し、薄膜トランジスタが完成する（第４図（ｅ））。上
側の製造方法は例えば １）児玉他；アイトリブレイー　エレクトロンデバイス
レターズ　ＢＤＬ−３１７゜ ｐ、　　１８７　ｐ　１９８２　（Ｊ、　Ｋｏｄａｍａ
　ｅｔ　ａｌ、　；ＩＢＢＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅ
ｖｉｃｅ　Ｌｅｔｔ、ＥＤＬ−３ｐ７、　　ｐ、　１８
７　（１９８２）　）２）用井他：信学技報Ｖｏ１．８
３　　Ｎｏ、　１６８ＢＤ８３−７０　　ｐｐ・４７−
５２　　昭５８゜に紹介されている。

しかしながら、この方法には、基板が透明体でなければ
ならないという制限と、先に説明したように非常に長い
露光時間を必要とするという欠点がある。特に紫外光の
長時間にわたる照射は半導体膜にダメージを与え、薄膜
トランジスタの特性を劣化させる原因にもなる。

上記従来の薄膜トランジスタの製造方法とともに、従来
の薄膜トランジスタの構造には以下に述べる欠点がある
。第４図（ｅ）に示したλｇＢの部分がこの構造の欠点
でるる。人の部分ではゲート電極の厚さが原因となって
ゲート絶縁膜がゲート電極のエツジの部分で薄くなシリ
ーク電流を生じやすくなったシ、最悪の場合段差切れを
生じることになる。電界効果トランジスタの性質を考え
るとゲート絶縁膜は薄くした方が低電圧動作ができるの
で望ましい。しかし一方で、ゲート電極はその抵抗を下
げるために厚くした方がよく、上記従来構造の欠陥が生
じやすくなる。またＢの部分でもゲート絶縁膜と半導体
膜の厚さによるソース・ドレイン電極の段差切れが問題
となる。

〔発明の目的〕

本発明の目的は上記従来方法の欠点を除去し、基板の種
類に依存せず、露光時間の増大がなく、簡単に自己整合
を行なえる薄膜トランジスタの製遣方法と、この製造方
法により製造される、種々の段差切れを生じることのな
い薄膜トランジスタを提供することにある。

〔発明の構成〕

本発明は、絶縁基板上に、アルミニウムタタンタルｌ＃
７９等の陽極酸化可能な金属、絶縁膜、半導体膜、フォ
トレジストを積層し、フォトレジストをゲート電極の形
状にパターンニングし、エツチングして半導体膜、絶縁
膜、該陽極酸化可能な金属を除去する工程と、これを電
解液につけ、陽極酸化を行って、該陽極酸化可能な金属
の側面を数百〜数千オングストローム酸化する工程と、
これらの上にオーミック接触用半導体膜、ソース・ドレ
イン電極用金属を積層する工程と、該ソース・ドレイン
電極用金属とオーミック接触用半導体膜を所望の形状に
パターンニング、エツチングする工程と、フォトレジス
トを除去し、ゲート電極の直上に位置するオーミック接
触用半導体膜及びソースドレイン電極用金属をす７トオ
フする工程からなる薄膜トランジスタの製造方法と、本
方法によシ製造される、絶縁性基板上に形成された、側
面が数百〜数千オングストローム酸化されたアルミニウ
ム夛タンタルｐ等の陽極酸化可能な金属からなるゲート
電極と、この直上に積層された該ゲート電極と同じ形状
のゲート絶縁膜、半導体膜と該半導体膜の側面と接触し
てなるオーミック接触用半導体膜と、該オーミック接触
用半導体膜に積層されたソースΦドレイン電極とからな
る薄膜トランジスタを与える。

〔作用〕

本発明の薄膜トランジスタの製造方法の基本プロセスを
第１図に示す。まず、第１図（ａ）に示すように１の絶
縁性基板上に２の陽極酸化可能な金属からなるゲート金
属、３の絶縁膜、４の半導体膜を積層し、この上に５の
７オトレジストをかぶせゲート電極の形状にパターンニ
ングする（第１図（、）　’）。次に、エツチングを行
い、５の７オトレジストがある部分以外の半導体膜、絶
縁膜、ゲート金属を除去する（第１図（ｂ））。２のゲ
ート金属を陽極として陽極酸化を行う。このとき２のゲ
ート金属の上面は、３の絶縁膜、４の半導体膜、５のフ
ォトレジストで覆われているので酸化されず、むきだし
になっている側面だけが酸化される。酸化膜厚は印加電
圧によって容易に制御でき、第１図（ｃ）に示すように
６の酸化膜が形成される。次に、この上から７のオーミ
ック接触用半導体膜、８のソース・ドレイン電極用金属
を積層する。７のオーミック接触用半導体膜は４の半導
体膜と８のソース・ドレイン電極用金属の間にオーミ、
り接触をとるためのもので、なくてもオーミック接触が
得られる場合には不要である（第１図（ｄ））。最後に
、８０ソースΦドレイン電極用金属と７のオーミック接
触用半導体膜をソース・ドレイン電極の形状にパターン
ニング、エツチングして、５．のフォトレジストを除去
し、チャネル上部に位置する不要なオーミック接触用半
導体膜とソースドレイン電極用金属をリフトオフして薄
膜トランジスタが完成する（第１図（ｅ））。このよう
に、本発明の薄膜トランジスタの製造方法ではゲートと
ソース・ドレインの絶縁はゲートを陽極酸化することに
よって形成した酸化膜によって行なわれる。またリフト
オフ用の７オトレジストは最初にパターンニングするた
め基板側から光を照射する必要がなく、基板はセラミッ
クスのような不透明体でもよい。あるいは多層配線等の
別の構造が薄膜トランジスタの下にあってもよい。従っ
て、従来のように露光時間が非常に長くなることもなく
、半導体膜に対するダメージもない。

構造に関しては第１図（ｅ）から分るように、エツジに
よって切れる部分がなく、従来型のような段差切れ等の
問題は生じない。従って、ゲート絶縁膜を薄くすること
や、ゲート１極を厚くすることが容易に行なえ、薄膜ト
ランジスタの高性能化を計ることができる。

〔実施例〕

以下、いくつかの実施例を示す。まず最初に半導体膜と
して非晶質シリコン（以下ａ　　Ｓ　ｉ　：　Ｈと記す
。）を用いる実施例を示す。基本的なプロセスの流れは
、すでに第１図に示したので、ここでは個々の膜の形成
条件等について述べる。

ガラス基板上にタンタル（Ｔａ）を１０００オングスト
ローム蒸着する。この上にＳ　ｉＨ４Ｐ　Ｎ２９　ＮＨ
３め混合ガスを３０〜６０　Ｐａ程度の圧力、基板温度
２００℃でグロー放電法によシ分解形成した８ｉＮｘを
２０００オングストローム、同一条件でＳｉＨ４のグロ
ー放電により形成したａ　　８ｉ：Ｈを１０００オング
ストローム連続的に形成する。この上に７オトレジスト
（ポジ型でもネガ型でもかまわない。）を形成し、ゲー
ト電極の形状にパターンニングする。これをドライエツ
チングすることにより、不要な部分のａ　　８ｉ：Ｈ１
８ｉＮｘ、Ｔａを除去する。

次に、これを電解液につけ、ゲートのＴａを陽極とし、
Ｐｔを陰極として陽極酸化を行う。印加電圧は５０〜１
００Ｖで、この酸化によりゲートのＴａのエツジの部分
が１０００〜２０００オングストロームＴａｘｅｓに変
わる。この上から圧力３０〜６０　Ｐａ基板温度１２０
℃で８ｉＨ＋と８ｉＨ４に対し１１０００ｐｐ以上の濃
度のＰＨ８を混合したガスをグロー放電法で分解し１０
００〜２０００オングストロームの膜厚のｎ　　　ａ　
−Ｓ　ｉ　：　Ｈを形成する。さらにこの上にソース・
ドレイン電極用金属としてＣｒを１０００オングストロ
ーム蒸着する。最後にＣｒ。

ｎ＋−ａ−８ｉ：Ｈをソース・ドレイン電極の形状にパ
ターンニング、エツチングし、リフトオフにより不要な
Ｏｒ、ｎ＋−ａ　−８ｉ　：Ｈを除去して薄膜トランジ
スタが完成する。

次に、半導体膜としてＣｄＳｅを用いる場合について説
明する。まずセラミックス基板上にＡＩを６００オング
ストロ一ム蒸着する。この上にＡＩ、Ｏ。

を４０００オングストロームＣｄ８ｅを８０〜１００オ
ングストロ一ム蒸着する。先と同じように７オトレジス
トをかぶせてエツチングを行い、全体をゲート電極の形
状にする。次にこの上からＩｎを１００オングストロー
ム、Ａ　ｕ　ｔ　１０００オングストロ一ム蒸着する。

この場合ＣｄＳｅと金属であるＩｎはオーミック接触が
とれるがＩｎだけではソース・ドレイン電極として力学
的に弱いので人Ｕで補強している。最後にＡｕｙＩｎを
ソース・ドレイン電極の形状にパターンニング、エツチ
ングし、リフトオフにより不要なＡｕ＝Ｉｎを除去して
薄膜トランジスタが完成する。

次に特に半導体として非晶質シリコンを使用する場合の
他の実施例を２つ示す。第２図は本発明の薄膜トランジ
スタの一実施例を断面図で示している。図において、９
はガラス基板、１０はゲート電極である厚さ７００Ｘの
Ｔａ、　１１はＴａの陽極酸化によＦ）Ｔａ膜の側面に
形成した側面からの厚さが１０００ＸのＴ　ａ　２０　
ｇ、１２は温度１００℃でＳｉＨ４と８ｉＨ４に対して
１０００〜２０００ｐｐｍ　ＰＨｓを混合したガスをグ
ロー放電法によシ分解形成したオーミック接触用半導体
膜のｎ　−ａ　　８１：　Ｈ％１３ａｊ１３ｂはそれぞ
れソース・ドレイン電極であるＣｒ、’１４は８　ｉＨ
４９ＮＨＢ　ｔ　Ｎ２の混合ガスを２５０℃の基板温度
でグロー放電法によ多形成した厚さ２５００　Ｘの５ｉ
Ｎｘ１１５は同じ（ＳｉＨ４のグロー放電分解により形
成した厚さ２０００　Ｘのａ−８ｉ：Ｈ，１６は１４と
同じ厚さ２５００　ＸのＳ＋Ｎｘである。この１６の８
　ｔ　Ｎ　ｘは薄膜トランジスタのパッジベージ璽ンを
するものである。本発明の製造方法において、最初に半
導体膜であるａ　　８ｉ：Ｈの上に連続的に８ｉＮｘ膜
を形成しておけば、後は先に述べたプロセスを通すこと
によってパッジベージ璽ン膜付きの薄膜トランジスタが
容易に実現できる。これは従来例でも同様である。

しかし、次に述べる遮光膜付きの薄膜トランジスタは従
来例に比べ、はるかに簡単に形成できる。

第３図はその一例を断面図で示している。９〜１５まで
は第２図に示したものと同じものである。

１７は遮光膜である。この遮光膜の材質としては製造プ
ロセス上１５のａ−８ｉ：Ｈと連続して形成できること
が望ましく、低温形成し九ａ　　８ｉ：Ｈや、この低温
形成したａ　　８１：Ｈと活性層であるａ　−８ｉ　：
　Ｈとの間に、５ＩＮｘや８ｉ０１の絶縁膜を入れたも
の、あるいはこれらの膜を交互に積層し多層反射膜にし
たものなどがある。遮光膜は活性層であるａ　　８１：
　Ｈに光を到達させないという役目の他に、ソース・ド
レイン間に容量性の結合を持たせないよう、高抵抗であ
ることが要求される。

一般にａ　　８１：Ｈは高い光感度を持ち、そのため、
光の入る場所に薄膜トランジスタを作る場合遮光膜が必
要となるわけであるが、低温形成（例えば１００〜１５
０℃程度）したａ−８ｉ：Ｈは２００〜３００℃で形成
したものに比べ、２〜３桁光感度が小さく充分に遮光膜
として使うことができる。

また、これとＳｉＮｘ＋８ｉ０２を組合せた多層反射膜
構造にすれば薄い膜厚で十分な遮光能を得ることができ
る。ここで重要なことは、本発明の薄膜トランジスタの
製造方法によれば、この遮光膜は第２図に示したパッシ
ベーション膜と同じ要領で容易に自己整合的に、しかも
連続的に作製できるのに対し、従来例の光を使った自己
整合法では、光を使うが故に、これを連続して自己整合
的に形成することは不可能であるということである。従
って従来方法では前記プロセスで薄膜トランジスタを形
成した後、これらいずれかの遮光膜を堆積サセ、パター
ンニング、エツチングの工程を経てプロセスが完了する
ことになる。

〔発明の効果〕

以上説明したように、本発明によれば、基板の透明、不
透明にかかわらず、紫外光を長時間照射することもなく
、また従来よりも短いプロセスで高性能な自己整合型薄
膜トランジスタが得られる。

特に工程数とマスクの数において本発明の効果は顕著で
ある。例えば液晶フラットパネルディスプレイのように
、遮光の必要な薄膜トランジスタマトリックスの場合、
従来方法では必要なマスクののべ枚数は５〜６枚である
が、本発明においては３枚で済む。従って、その分プロ
セスにかかる時間も少くなる。これは前述したように１
従来方法では半導体膜を島状に形成する必要があること
や、遮光膜形成用のマスクも必要だからである。プロセ
スにかかる時間で比較すると本発明の方法は従来型の自
己整合法によるプロセスの約６割の時間しか必要としな
い。全く自己整合法を使わない方法と比較すると、目合
せや歩留）も考慮して、必要な時間は半分以下で済む。

構造的にもエツジによる段差切れや、リーク電流の増大
がなく、ゲート絶縁膜の膜厚減少による低電圧化や、ゲ
ート電極の低抵抗化が行なえる。

従来、液晶ディスプレイの薄膜トランジスタマトリクス
の欠陥の多く１１段差切り等による断線によって発生し
ておシ、本発明の薄膜トランジスタを用いることにより
、これらの大部分が回避できる。

従って、本発明の薄膜トランジスタは歩留シの向上、特
性の向上が行なえ、工業的に非常に有益である。

【図面の簡単な説明】

第１図（、）〜（ｅ）は本発明の薄膜トランジスタの製
造方法の一実施例を工程順に断面構造で示す図、−第２
図９第３図は本発明の薄膜トランジスタの２つの実施例
を断面構造で示す図、第４図（、）〜（ｅ）は従来の薄
膜トランジスタの製造方法を工程順に断面構造で示す図
である。 図において　１・・・絶縁性基板、２・・・ゲート金属
、３・・・絶縁膜、４・・・半導体膜、５・−７ｔ）レ
ジスト、６・・・酸化膜、７・・・オーミック接触用半
導体膜、８・・・ソース・ドレイン電極用金属、９・・
・ガラス基板、１Ｏ−Ｔａ、１１−　Ｔａ２Ｏ，、□２
０．ｉｎ”−ａ−８ｉ：Ｈ，１３ａ　ｐ　１３　ｂ−Ｃ
ｒ、　１４−８ｉＮｘ。 １５・＝ａ−８ｉ：Ｈ）　１６−８ｉＮ！、　１７・・
・遮光膜である。 ７１−１　　図 （ｂ） （Ｃ） ７１−１　図 （ｅ） ７１−２　　図 オ　３　図 ＩＩ　　　　ＩＱ　　　　　　　　ＩＩ７４　図 （ｂ）

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上に形成された、側面が数百〜数千オン
   グストローム酸化されたアルミニウム、タンタル等の陽
   極酸化可能な金属からなるゲート電極と、この直上に積
   層された該ゲート電極と同じ平面形状のゲート絶縁膜、
   半導体膜と、該半導体膜の側面と接触してなるオーミッ
   ク接触用半導体膜と、該オーミック接触用半導体膜に積
   層されたソース・ドレイン電極とからなる薄膜トランジ
   スタ。 ２、絶縁性基板上に、アルミニウム、タンタル、等の陽
   極酸化可能な金属、絶縁膜、半導体膜、フォトレジスト
   を積層しフォトレジストをゲート電極の形状にパターン
   ニングし、半導体膜、絶縁膜、該陽極酸化可能な金属を
   エッチングする工程と、これを電解液につけ、陽極酸化
   を行って、該陽極酸化可能な金属の側面を数百〜数千オ
   ングストローム酸化する工程と、これらの上にオーミッ
   ク接触用半導体膜、ソース・ドレイン電極用金属を積層
   する工程と、該ソース・ドレイン電極用金属とオーミッ
   ク接触用半導体を所望の形状にパターニング・エッチン
   グする工程と、フォトレジストを除去し、ゲート電極の
   直上に位置するオーミック接触用半導体膜及びソース・
   ドレイン電極用金属をリフトオフする工程からなる薄膜
   トランジスタの製造方法。