JPS61169958A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS61169958A JPS61169958A JP60010486A JP1048685A JPS61169958A JP S61169958 A JPS61169958 A JP S61169958A JP 60010486 A JP60010486 A JP 60010486A JP 1048685 A JP1048685 A JP 1048685A JP S61169958 A JPS61169958 A JP S61169958A
- Authority
- JP
- Japan
- Prior art keywords
- data
- parallel data
- coincidence
- personal computer
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は特別な通信機能を有していないパーソナルコン
ピュータ等の処理装置に於いてもデータのやりとりを行
なうことができるデータ伝送方式％式％ 従来の技術 近年、パーソナルコンピュータ、ワードプロセッサ等の
ＯＡ機器が普及し始めている。そして、パーソナルコン
ピュータ等の処理装置に於いては互いにデータのやりと
りを行ない、システムの質を高めるようになってきてい
る。ところで、パーソナルコンピュータに於いては、デ
ータのやりとりを行なう場合、Ｒ５−２３２Ｃと言う規
格に基づいてデータのやりとりを行なっているのが一般
的であるが、低価格のパーソナルコンピュータには上述
した規格の通信機能が設けられておらず、データのやり
とりを行なうことができない問題があった。
ピュータ等の処理装置に於いてもデータのやりとりを行
なうことができるデータ伝送方式％式％ 従来の技術 近年、パーソナルコンピュータ、ワードプロセッサ等の
ＯＡ機器が普及し始めている。そして、パーソナルコン
ピュータ等の処理装置に於いては互いにデータのやりと
りを行ない、システムの質を高めるようになってきてい
る。ところで、パーソナルコンピュータに於いては、デ
ータのやりとりを行なう場合、Ｒ５−２３２Ｃと言う規
格に基づいてデータのやりとりを行なっているのが一般
的であるが、低価格のパーソナルコンピュータには上述
した規格の通信機能が設けられておらず、データのやり
とりを行なうことができない問題があった。
発明が解決しようとする問題点
本発明は前述の如き欠点を改善したものであり、その目
的は特別な通信機能を備えていない処理装置間でもデー
タのやりとりを行なえるようにすることにある。
的は特別な通信機能を備えていない処理装置間でもデー
タのやりとりを行なえるようにすることにある。
問題点を解決するための手段
本発明は前述の如き問題点を改善するため、第１の処理
装置から第２の処理装置に並列データを伝送するデータ
伝送方式に於いて、前記第１の処理装置から出力される
並列データと前記第２の処理装置から出力される並列デ
ータとの一致を検出する一致検出回路を設け、前記第１
の処理装置は前記一致検出回路で一致が検出されるまで
同一の並列データを出力し、一致が検出されることによ
り次の並列データを出力し、前記第２の処理装置は出力
する並列データを順次変化させ、前記一致検出回路によ
り一致が検出された時に出力していた並列データを受信
データとするようにしたものである。
装置から第２の処理装置に並列データを伝送するデータ
伝送方式に於いて、前記第１の処理装置から出力される
並列データと前記第２の処理装置から出力される並列デ
ータとの一致を検出する一致検出回路を設け、前記第１
の処理装置は前記一致検出回路で一致が検出されるまで
同一の並列データを出力し、一致が検出されることによ
り次の並列データを出力し、前記第２の処理装置は出力
する並列データを順次変化させ、前記一致検出回路によ
り一致が検出された時に出力していた並列データを受信
データとするようにしたものである。
実施例
本発明は、特別な通信機能を備えていない安価なパーソ
ナルコンビエータ等の処理装置でも、その殆どがプリン
ターポートを有していることに着目してなされたもので
あり、以下実施例について詳細に説明する。
ナルコンビエータ等の処理装置でも、その殆どがプリン
ターポートを有していることに着目してなされたもので
あり、以下実施例について詳細に説明する。
第１図は本発明の実施例のブロック線図であり、１．２
はパーソナルコンピュータ、１１．２１はマイクロプロ
セッサ、１２．１３．２２．２３はメモリ、１４゜Ｕは
例えばセントロニクス社が定めた・規格を満足させるプ
リンターポート、３はパーソナルコンビエータ１からの
データとパーソナルコンピュータ２からのデータとが一
致した場合、その出力信号ｅを“１”とする一致検出回
路、３１〜３８は排他的論理和（ＥＸ−ＯＲ）ゲート、
３９はノアゲート、４０はフリップフロップ、４１．４
２はインバータ、４３．４４はナントゲート、４５．４
６はオアゲート、４７〜５０はナントゲート、５１．５
２はトランジスタ、Ｄ１〜Ｄ８はデータ線である。尚、
メモリ１３．２３のＯ番地から２５５番地にはｒ ００
００００００Ｊ〜「１１１１１１１１」の８ビツト構成
のデータが順番に記憶されているものである。
はパーソナルコンピュータ、１１．２１はマイクロプロ
セッサ、１２．１３．２２．２３はメモリ、１４゜Ｕは
例えばセントロニクス社が定めた・規格を満足させるプ
リンターポート、３はパーソナルコンビエータ１からの
データとパーソナルコンピュータ２からのデータとが一
致した場合、その出力信号ｅを“１”とする一致検出回
路、３１〜３８は排他的論理和（ＥＸ−ＯＲ）ゲート、
３９はノアゲート、４０はフリップフロップ、４１．４
２はインバータ、４３．４４はナントゲート、４５．４
６はオアゲート、４７〜５０はナントゲート、５１．５
２はトランジスタ、Ｄ１〜Ｄ８はデータ線である。尚、
メモリ１３．２３のＯ番地から２５５番地にはｒ ００
００００００Ｊ〜「１１１１１１１１」の８ビツト構成
のデータが順番に記憶されているものである。
また、第２図は第１図の動作を示すタイムチャト、第３
図はデータ送出側（この場合パーソナルコンビエータ１
）のマイクロプロセッサ１１の処理内容を示すフローチ
ャート、第４図はデータ受信側（この場合パーソナルコ
ンピュータ２）のマイクロプロセッサ２１の処理内容を
示すフローチャート、第５図はパーソナルコンピュータ
１，２のシーケンスを示すシーケンス図であり、以下第
２図〜第５図を参照して第１図の動作を説明する。
図はデータ送出側（この場合パーソナルコンビエータ１
）のマイクロプロセッサ１１の処理内容を示すフローチ
ャート、第４図はデータ受信側（この場合パーソナルコ
ンピュータ２）のマイクロプロセッサ２１の処理内容を
示すフローチャート、第５図はパーソナルコンピュータ
１，２のシーケンスを示すシーケンス図であり、以下第
２図〜第５図を参照して第１図の動作を説明する。
送信側のパーソナルコンピュータ１内のマイクロプロセ
ッサ１１は、データの送出が指示されると先ずプリンタ
ーポート１４より出力されるストローブ信号ａを“１゛
とし、次いで伝送データをメモリ化の０番地から順番に
記憶させる（ステップＳ１）。また、受信側のパーソナ
ルコンピュータ２内のマイクロプロセッサ２１はデータ
の受信開始が指示されると、先ず内部に設けられている
カウンタＢ、Ｃのカウント値Ｎｂ、Ｎｃを共に「０」と
する（ステップ５２１．２２）。ここで、カウンタＢは
受信データ格納のためのカウンタであり、カウンタＣは
データ一致のためのカウンタである。次いでストローブ
信号すを一定時間Ｔ（ｆ’Ｆ反転時間であり、ｌ、ｕｓ
ｅｃ程度）だけＯ″とし、パーソナルコンピュータ１に
データの送出開始を要求する（ステップ３２３〜２５）
。今、例えば第２図（Ｈ）に示すように、時刻ｔ１から
所定時間Ｔだけストローブ信号ｂ−４＜″０″にされた
とすると、フリップフロップ４０のＱ、ζ出力はそれぞ
れ同図（Ｄ）、（Ｅ）に示すように時刻ｔ１に於いて０
″、′″１゛となり、パーソナルコンピュータ１に加え
られるレディ信号Ｃは同図（Ｃ）に示すように時刻ｔｌ
から所定時間Ｔだけ“１”となり、パーソナルコンピュ
ータ２に加えられるレディ信号ｄは同図（Ｉ）に示すよ
うにストローブ信号すの立上り（ｔ２）に於いて“１”
となる。
ッサ１１は、データの送出が指示されると先ずプリンタ
ーポート１４より出力されるストローブ信号ａを“１゛
とし、次いで伝送データをメモリ化の０番地から順番に
記憶させる（ステップＳ１）。また、受信側のパーソナ
ルコンピュータ２内のマイクロプロセッサ２１はデータ
の受信開始が指示されると、先ず内部に設けられている
カウンタＢ、Ｃのカウント値Ｎｂ、Ｎｃを共に「０」と
する（ステップ５２１．２２）。ここで、カウンタＢは
受信データ格納のためのカウンタであり、カウンタＣは
データ一致のためのカウンタである。次いでストローブ
信号すを一定時間Ｔ（ｆ’Ｆ反転時間であり、ｌ、ｕｓ
ｅｃ程度）だけＯ″とし、パーソナルコンピュータ１に
データの送出開始を要求する（ステップ３２３〜２５）
。今、例えば第２図（Ｈ）に示すように、時刻ｔ１から
所定時間Ｔだけストローブ信号ｂ−４＜″０″にされた
とすると、フリップフロップ４０のＱ、ζ出力はそれぞ
れ同図（Ｄ）、（Ｅ）に示すように時刻ｔ１に於いて０
″、′″１゛となり、パーソナルコンピュータ１に加え
られるレディ信号Ｃは同図（Ｃ）に示すように時刻ｔｌ
から所定時間Ｔだけ“１”となり、パーソナルコンピュ
ータ２に加えられるレディ信号ｄは同図（Ｉ）に示すよ
うにストローブ信号すの立上り（ｔ２）に於いて“１”
となる。
ったことを検出すると（ステップＳ２）、パーソナルコ
ンピュータ２からデータの送信開始要求があったと判断
し、内部に設けられているカウンタＡのカウント値Ｎａ
をｒＯＪとしくステップＳ３）、次いでメモリ１２のＮ
ａ番地（この場合、０番地）に記憶されているデータ（
この場合、Ｍを示す８ビツト構成のデータが記憶されて
いるとする）をプリンターポート１４を介して第２図（
Ａ）に示すようにデータ線Ｄ１〜Ｄ８に送出しくステッ
プ３４）、次いでストローブ信号ａを所定時間Ｔだけス
トローブ信号ａを“０”としくステップ８５〜７）、パ
ーソナルコンピヱータ２ヘデータを送出した旨を通知す
る。今、例えば第２図（Ｂ）に示すように時刻ｔ３に於
いてストローブ信号すが所定時間Ｔ（ＦＦ反転時間）だ
け“′０”となったとすると、フリップフロップ４０の
Ｑ、 Ｑ出力はそれぞれ同図（Ｄ）、（Ｅ）に示すよう
に時刻ｔ３に於いて“ｌ”。
ンピュータ２からデータの送信開始要求があったと判断
し、内部に設けられているカウンタＡのカウント値Ｎａ
をｒＯＪとしくステップＳ３）、次いでメモリ１２のＮ
ａ番地（この場合、０番地）に記憶されているデータ（
この場合、Ｍを示す８ビツト構成のデータが記憶されて
いるとする）をプリンターポート１４を介して第２図（
Ａ）に示すようにデータ線Ｄ１〜Ｄ８に送出しくステッ
プ３４）、次いでストローブ信号ａを所定時間Ｔだけス
トローブ信号ａを“０”としくステップ８５〜７）、パ
ーソナルコンピヱータ２ヘデータを送出した旨を通知す
る。今、例えば第２図（Ｂ）に示すように時刻ｔ３に於
いてストローブ信号すが所定時間Ｔ（ＦＦ反転時間）だ
け“′０”となったとすると、フリップフロップ４０の
Ｑ、 Ｑ出力はそれぞれ同図（Ｄ）、（Ｅ）に示すよう
に時刻ｔ３に於いて“ｌ”。
６０″となり、パーソナルコンピュータｌのレディ信号
Ｃは同図（Ｃ）に示すように時刻ｔ３に於いて１″とな
り、パーソナルコンピュータ２のレディ信号ｄは同図（
Ｉ）に示すようにストローブ信号ａの立上り（ｔ４）に
於いて“Ｏ”となる。
Ｃは同図（Ｃ）に示すように時刻ｔ３に於いて１″とな
り、パーソナルコンピュータ２のレディ信号ｄは同図（
Ｉ）に示すようにストローブ信号ａの立上り（ｔ４）に
於いて“Ｏ”となる。
そして、パーソナルコンピュータ２のマイクロプロセラ
＋２１はレディ信号ｄが時刻ｔ３“Ｏ″となったことを
検出すると（ステップ５２６）、パーソナルコンピュー
タ１がデータを送出したと判断し、ストローブ信号すを
“０”とする。今、例えば第２図（Ｈ）に示すように時
刻ｔ５に於いてストローブ信号すが“０”にされたとす
ると、フリップフロップ４０のＱ、ζ出力はそれぞれ同
図（Ｄ）、（Ｅ）に示すように時刻ｔ５に於いて“０”
、“１”となり、パーソナルコンピュータ２のレディ信
号ｄは同図（Ｉ）に示すように時刻ｔ５に於いて“１”
となる。
＋２１はレディ信号ｄが時刻ｔ３“Ｏ″となったことを
検出すると（ステップ５２６）、パーソナルコンピュー
タ１がデータを送出したと判断し、ストローブ信号すを
“０”とする。今、例えば第２図（Ｈ）に示すように時
刻ｔ５に於いてストローブ信号すが“０”にされたとす
ると、フリップフロップ４０のＱ、ζ出力はそれぞれ同
図（Ｄ）、（Ｅ）に示すように時刻ｔ５に於いて“０”
、“１”となり、パーソナルコンピュータ２のレディ信
号ｄは同図（Ｉ）に示すように時刻ｔ５に於いて“１”
となる。
ステップＳ２７に於いてストローブ信号すを０”とする
と、マイクロプロセッサ２１はレディ信号ｄが０″とな
るまで、即ち、パーソナルコンピュータ１から出力され
たデータとパーソナルコンピュータ２から出力したデー
タとが一致するまで、メモリ詔に記憶されている８ビツ
トのデータをＯ番地から順番に読出し、読出したデータ
をプリンターポート２４を介して第２図（Ｇ）に示すよ
うにデータ線Ｄ１〜０８に送出する（ステップ５２９〜
３１）。
と、マイクロプロセッサ２１はレディ信号ｄが０″とな
るまで、即ち、パーソナルコンピュータ１から出力され
たデータとパーソナルコンピュータ２から出力したデー
タとが一致するまで、メモリ詔に記憶されている８ビツ
トのデータをＯ番地から順番に読出し、読出したデータ
をプリンターポート２４を介して第２図（Ｇ）に示すよ
うにデータ線Ｄ１〜０８に送出する（ステップ５２９〜
３１）。
今、例えばパーソナルコンピュータｌから出力されたデ
ータとパーソナルコンピュータ２から出力されたデータ
とが時刻ｔ６に於いて一致したとすると、−数構出回路
３の出力信号ｅは第２図（Ｆ）に示すように時刻ｔ６に
於いて“１”となり、この結果トランジスタ５２がオン
状態になり、レディ信号ｄが第２図（Ｉ）に示すように
時刻ｔ６に於いて′０″となる。即ち、レディ信号ｄが
０″になっタカ否かに基づいてパーソナルコンピュータ
１から出力されたデータとパーソナルコンピュータ２か
ら出力されたデータとが一致したか否かを判断すること
ができる。
ータとパーソナルコンピュータ２から出力されたデータ
とが時刻ｔ６に於いて一致したとすると、−数構出回路
３の出力信号ｅは第２図（Ｆ）に示すように時刻ｔ６に
於いて“１”となり、この結果トランジスタ５２がオン
状態になり、レディ信号ｄが第２図（Ｉ）に示すように
時刻ｔ６に於いて′０″となる。即ち、レディ信号ｄが
０″になっタカ否かに基づいてパーソナルコンピュータ
１から出力されたデータとパーソナルコンピュータ２か
ら出力されたデータとが一致したか否かを判断すること
ができる。
レディ信号ｄが“０”となったことをステップ３２９で
検出すると、マイクロプロセッサ２１はその時に出力し
たデータ（メモリ詔のＮｃ番地に記憶されているデータ
）をメモリ２２のＮｂ番地に記憶させ（ステップ５３２
）、次いでカウンタＢのカウント値Ｎｂを＋１しくステ
ップ５３３）、カウンタＣのカウント値Ｎｃを「０」と
した（ステップ５３４）後、ストローブ信号すを１″と
し、パーソナルコンピュータ１にデータの受信が完了し
た旨を通知する（ステップ５２５）。例えば、第２図（
１）に示すように時刻ｔ７に於いてストローブ信号すが
“１”になったとすると、この時のストローブ信号ａは
“ｌ”、フリップフロップ４０のζ出力は“１″である
から、時刻ｔ７に於いてトランジスタ５１がオン状態に
なり、これによりレディ信号Ｃは同図（Ｃ）に示すよう
に時刻ｔ７に於いて“０”となる。
検出すると、マイクロプロセッサ２１はその時に出力し
たデータ（メモリ詔のＮｃ番地に記憶されているデータ
）をメモリ２２のＮｂ番地に記憶させ（ステップ５３２
）、次いでカウンタＢのカウント値Ｎｂを＋１しくステ
ップ５３３）、カウンタＣのカウント値Ｎｃを「０」と
した（ステップ５３４）後、ストローブ信号すを１″と
し、パーソナルコンピュータ１にデータの受信が完了し
た旨を通知する（ステップ５２５）。例えば、第２図（
１）に示すように時刻ｔ７に於いてストローブ信号すが
“１”になったとすると、この時のストローブ信号ａは
“ｌ”、フリップフロップ４０のζ出力は“１″である
から、時刻ｔ７に於いてトランジスタ５１がオン状態に
なり、これによりレディ信号Ｃは同図（Ｃ）に示すよう
に時刻ｔ７に於いて“０”となる。
そして、パーソナルコンピュータ１内のマイクロプロセ
ッサ１１はレディ信号Ｃが“０″となることによりパー
ソナルコンピュータ２がデータの受信を完了したと判断
すると（ステップＳ９）、カウンタＡのカウント値Ｎａ
を＋１しくステップ５１０）、次いでメモリ１２のＮａ
番地に記憶されているデータをプリンターボート１４を
介してデータ線Ｄ１〜Ｄ８に送出しくステップＳ４）、
以下ステップＳ８でデータを全て送出したと判断される
まで前述したと同様の処理を行なう。
ッサ１１はレディ信号Ｃが“０″となることによりパー
ソナルコンピュータ２がデータの受信を完了したと判断
すると（ステップＳ９）、カウンタＡのカウント値Ｎａ
を＋１しくステップ５１０）、次いでメモリ１２のＮａ
番地に記憶されているデータをプリンターボート１４を
介してデータ線Ｄ１〜Ｄ８に送出しくステップＳ４）、
以下ステップＳ８でデータを全て送出したと判断される
まで前述したと同様の処理を行なう。
尚、上述した実施例に於いてはパーソナルコンピュータ
１からパーソナルコンピュータ２にデータを伝送するよ
うにしたが、第１図に示した回路構成でパーソナルコン
ピュータ２からパーソナルコンピュータ１にデータを伝
送することも勿論可能である。
１からパーソナルコンピュータ２にデータを伝送するよ
うにしたが、第１図に示した回路構成でパーソナルコン
ピュータ２からパーソナルコンピュータ１にデータを伝
送することも勿論可能である。
発明の効果
以上説明したように、本発明は第１の処理装置（実施例
に於いてはパーソナルコンピュータ１）から出力される
並列データと第２の処理装置（実）％ 例に於いてはパ
ーソナルコンピュータ２）から出力される並列データの
一致を検出する一致検出回路を設け、送信側である第１
の処理装置は一致検出回路で一致が検出されるまで同一
の並列データを出力し、一致が検出されることにより次
の並列データを出力し、受信側である第２の処理装置は
出力する並列データを順次変更し、−数構出回路で一致
が検出された時に出力していた並列データを第１の処理
装置から送られてきたデータとするものであるから、特
別な通信機能を備えていなくともプリンターボート等を
用いてデータをやりとりすることができる利点がある。
に於いてはパーソナルコンピュータ１）から出力される
並列データと第２の処理装置（実）％ 例に於いてはパ
ーソナルコンピュータ２）から出力される並列データの
一致を検出する一致検出回路を設け、送信側である第１
の処理装置は一致検出回路で一致が検出されるまで同一
の並列データを出力し、一致が検出されることにより次
の並列データを出力し、受信側である第２の処理装置は
出力する並列データを順次変更し、−数構出回路で一致
が検出された時に出力していた並列データを第１の処理
装置から送られてきたデータとするものであるから、特
別な通信機能を備えていなくともプリンターボート等を
用いてデータをやりとりすることができる利点がある。
第１図は本発明の実施例のブロック線図、第２図は第１
図の動作を示すタイムチャート、第３図。 第４図はそれぞれマイクロプロセッサ１１．２１の処理
内容を示すフローチャート、第５図はパーソナルコンピ
ュータ１，２のシーケンス図である。 １．２はパーソナルコンピュータ、１１．１２はマイク
ロプロセッサ、１２．１３．２２．２４はメモリ、１４
゜Ｕはプリンターポート、３は一致検出回路、３１〜３
Ｂは排他的論理和（ＥＸ−ＯＲ）ゲート、３９はノアゲ
ート、４０はフリップフロップ、４１．４２はインバー
タ、４３．４４はナントゲート、４５．４６はオアゲー
ト、４７〜５０はナントゲート、５０．５１はトランジ
スタ、Ｄ１〜Ｄ８はデータ線である。 特許出願人 冨士通テン株式会社 代理人弁理士玉蟲久五部（外１名） 第３図 ′Ｍ４図
図の動作を示すタイムチャート、第３図。 第４図はそれぞれマイクロプロセッサ１１．２１の処理
内容を示すフローチャート、第５図はパーソナルコンピ
ュータ１，２のシーケンス図である。 １．２はパーソナルコンピュータ、１１．１２はマイク
ロプロセッサ、１２．１３．２２．２４はメモリ、１４
゜Ｕはプリンターポート、３は一致検出回路、３１〜３
Ｂは排他的論理和（ＥＸ−ＯＲ）ゲート、３９はノアゲ
ート、４０はフリップフロップ、４１．４２はインバー
タ、４３．４４はナントゲート、４５．４６はオアゲー
ト、４７〜５０はナントゲート、５０．５１はトランジ
スタ、Ｄ１〜Ｄ８はデータ線である。 特許出願人 冨士通テン株式会社 代理人弁理士玉蟲久五部（外１名） 第３図 ′Ｍ４図
Claims (1)
- 【特許請求の範囲】 第１の処理装置から第２の処理装置に並列データを伝送
するデータ伝送方式に於いて、 前記第１の処理装置から出力される並列データと前記第
２の処理装置から出力される並列データとの一致を検出
する一致検出回路を設け、 前記第１の処理装置は前記一致検出回路で一致が検出さ
れるまで同一の並列データを出力し、一致が検出される
ことにより次の並列データを出力し、 前記第２の処理装置は出力する並列データを順次変化さ
せ、前記一致検出回路により一致が検出された時に出力
していた並列データを受信データとすることを特徴とす
るデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010486A JPS61169958A (ja) | 1985-01-23 | 1985-01-23 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010486A JPS61169958A (ja) | 1985-01-23 | 1985-01-23 | デ−タ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61169958A true JPS61169958A (ja) | 1986-07-31 |
Family
ID=11751494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60010486A Pending JPS61169958A (ja) | 1985-01-23 | 1985-01-23 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61169958A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0262650A (ja) * | 1988-08-30 | 1990-03-02 | Shinko Seisakusho Co Ltd | セントロニクス準拠インタフェースにおけるデータ授受方法 |
-
1985
- 1985-01-23 JP JP60010486A patent/JPS61169958A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0262650A (ja) * | 1988-08-30 | 1990-03-02 | Shinko Seisakusho Co Ltd | セントロニクス準拠インタフェースにおけるデータ授受方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| US4710871A (en) | Data transmitting and receiving apparatus | |
| US5010572A (en) | Distributed information system having automatic invocation of key management negotiations protocol and method | |
| US3710351A (en) | Data transmitting apparatus in information exchange system using common bus | |
| US5958024A (en) | System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver | |
| US3764981A (en) | System for transmitting 1-bit information having priority level | |
| US4669044A (en) | High speed data transmission system | |
| JPS61169958A (ja) | デ−タ伝送方式 | |
| EP0370780B1 (en) | A communication command control system between CPUs | |
| JP3058010B2 (ja) | プロセッサ間通信方法及び装置 | |
| KR100202170B1 (ko) | 시리얼 인터페이스를 위한 데이터 수신 방법 및 그 장치 | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPS63164554A (ja) | デ−タ速度自動認識システム | |
| JPH0313038A (ja) | 非同期式シリアルデータ伝送装置 | |
| US20030236931A1 (en) | Data transfer control circuitry including fifo buffers | |
| JPS60217446A (ja) | 高速プログラマブルロジツクコントロ−ラ | |
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JP2582184B2 (ja) | データ転送制御装置 | |
| JP2993134B2 (ja) | 監視制御データ伝送方式 | |
| JPS61269445A (ja) | デ−タ受信装置 | |
| SU734661A1 (ru) | Адаптер канал-канал | |
| JPH0444156A (ja) | 転送データ生成装置 | |
| JPH01234962A (ja) | バス制御方式 | |
| JPS6289154A (ja) | 高速直列デ−タ伝送装置 | |
| JPS61105150A (ja) | 情報転送回路 |