JPS61166971A - アルミニウム膜の形成方法 - Google Patents
アルミニウム膜の形成方法Info
- Publication number
- JPS61166971A JPS61166971A JP571585A JP571585A JPS61166971A JP S61166971 A JPS61166971 A JP S61166971A JP 571585 A JP571585 A JP 571585A JP 571585 A JP571585 A JP 571585A JP S61166971 A JPS61166971 A JP S61166971A
- Authority
- JP
- Japan
- Prior art keywords
- film
- vapor
- chemical reaction
- aluminum film
- reaction method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、 ＣＶＩ）（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法によるアルミニウム膜の
形成方法に関するものである。
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法によるアルミニウム膜の
形成方法に関するものである。
従来、ＣＶＤ法によってＡＪ３膜を形成するためには、
先ず、Ａ！のデポジションの前に核生成なすることが必
要とされている。このため反応炉内にＴｉＣＪｌ？、を
餠じ込めてＣＶＤ法によりチタンの塩化物（’ｒｉｃｉ
ｘ）を反応炉内に配置したＡＪ３膜を形成すべき基板表
面に吸着させてＡ！のデポジションのための核としてい
る（ Ｊ、 Ｅｌｅｃｔｒｏｃｈｅｍ。
先ず、Ａ！のデポジションの前に核生成なすることが必
要とされている。このため反応炉内にＴｉＣＪｌ？、を
餠じ込めてＣＶＤ法によりチタンの塩化物（’ｒｉｃｉ
ｘ）を反応炉内に配置したＡＪ３膜を形成すべき基板表
面に吸着させてＡ！のデポジションのための核としてい
る（ Ｊ、 Ｅｌｅｃｔｒｏｃｈｅｍ。
Ｓｏｃ、 Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ ４４
１９８３−１ ＊ Ｓｐｒｉｎｇ〜ｌｅｅｔｉｎｇ、
ＳＦ 、 ＣＡ−？″５ｏｌｉｄ ５ｔａｔｅ Ｔｅｃ
ｈｎｏｌｏｇｙ″１）、４８−５３ ｒＣＶＤによるＡ
Ａ膜の膜質Ｊ Ｄｅｃ。
１９８３−１ ＊ Ｓｐｒｉｎｇ〜ｌｅｅｔｉｎｇ、
ＳＦ 、 ＣＡ−？″５ｏｌｉｄ ５ｔａｔｅ Ｔｅｃ
ｈｎｏｌｏｇｙ″１）、４８−５３ ｒＣＶＤによるＡ
Ａ膜の膜質Ｊ Ｄｅｃ。
１９８２ ）。
しかしながら、Ｔｉｃｋｘの核生成をした上でＣＶＤ法
によるＡ！膜を形成する方法について記載している上記
文献を検討してみると次のような問題点がある。
によるＡ！膜を形成する方法について記載している上記
文献を検討してみると次のような問題点がある。
（１）基板表面に吸着されるＴｉＣ−ｇ、の核は粗く面
積当りの核個数が少なく、従ってこのＴｉＣ−ｇｘを核
としてＣＶＤ法によるＡＡ膜を形成してもＡ！膜の表面
形状に凹凸ができ平坦でない。このため反射率が低く、
０．５μ扉の膜厚で数％しか得られない。このように反
射率が低いと、後段の工程でアライメント（たとえばマ
スクの位置合せ）上信号検出ができないので問題となる
。
積当りの核個数が少なく、従ってこのＴｉＣ−ｇｘを核
としてＣＶＤ法によるＡＡ膜を形成してもＡ！膜の表面
形状に凹凸ができ平坦でない。このため反射率が低く、
０．５μ扉の膜厚で数％しか得られない。このように反
射率が低いと、後段の工程でアライメント（たとえばマ
スクの位置合せ）上信号検出ができないので問題となる
。
（２）半導体装置の場合、最も避けたい不純物であるＣ
！が核となるＴｉＣ−ｇｘ中に含まれて℃・るため、こ
の汚染が必然的に入ってくることになり問題である。
！が核となるＴｉＣ−ｇｘ中に含まれて℃・るため、こ
の汚染が必然的に入ってくることになり問題である。
本発明の目的は、高反射率で、かつ高純度の信頼性の高
いＣＶＤ法によるＡ！膜を形成するようにしたＡ！膜の
形成方法を提供することにある。
いＣＶＤ法によるＡ！膜を形成するようにしたＡ！膜の
形成方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は１
本明細書の記述及びざ≦付図面から明らかになるであろ
う、 〔発明の概要〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
本明細書の記述及びざ≦付図面から明らかになるであろ
う、 〔発明の概要〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、ＷＦａ （フッ化タングステン）＋Ｈ７（水
素）またはＷＦ、＋ＳｉＨ４系の混合ガスを用い。
素）またはＷＦ、＋ＳｉＨ４系の混合ガスを用い。
ＣＶＤ法（気相化学反応法）にて高融点金属としてＷ（
タングステン）を、Ａ４膜を形成すべき表面に付着させ
、次にこのＷを核としてＣＶＤ法にてＡ−ｅ膜を気相成
長させるものであり、核となるＷの粒がＡ−１３膜を形
成すべき表面に密にでき、従ってＡ！膜表面形状が略平
坦化されろことにより高反射率となると共に、Ｃ４（塩
素）やアルカリ金属など汚染の原因となる不純物がＡ！
模膜中混入することがないので高純度のＡ！膜を得るこ
とができ、もって信頼性の向上を図るものである。
タングステン）を、Ａ４膜を形成すべき表面に付着させ
、次にこのＷを核としてＣＶＤ法にてＡ−ｅ膜を気相成
長させるものであり、核となるＷの粒がＡ−１３膜を形
成すべき表面に密にでき、従ってＡ！膜表面形状が略平
坦化されろことにより高反射率となると共に、Ｃ４（塩
素）やアルカリ金属など汚染の原因となる不純物がＡ！
模膜中混入することがないので高純度のＡ！膜を得るこ
とができ、もって信頼性の向上を図るものである。
第１図は本発明によるＡ！膜の形成方法の一実施例を示
し、ＭＯＳデバイスのＡＡ配線を形成する際のＡノ膜の
形成に適用した場合を示している。
し、ＭＯＳデバイスのＡＡ配線を形成する際のＡノ膜の
形成に適用した場合を示している。
以下１図面を用いて本発明を説明する。１はＰ形シリコ
ン基板であってシリコン基板１の表面の素子分離領域に
フィールド酸化膜２を形成する。なお３はチャンネルス
トッパー領域（Ｐ＋層）である。アクティブ領域にはＭ
ＯＳトランジスタ４を １１形成する。ここで５
はゲート酸化膜、６はゲート（ポリシリコンゲート）、
７および８はＮ＋拡散層からなるソースおよびドレイン
領域である。
ン基板であってシリコン基板１の表面の素子分離領域に
フィールド酸化膜２を形成する。なお３はチャンネルス
トッパー領域（Ｐ＋層）である。アクティブ領域にはＭ
ＯＳトランジスタ４を １１形成する。ここで５
はゲート酸化膜、６はゲート（ポリシリコンゲート）、
７および８はＮ＋拡散層からなるソースおよびドレイン
領域である。
次に全面にＣｖＤ−８ｉＯｔ膜９を形成し、その後コン
タクトホール１０を開口する。
タクトホール１０を開口する。
次に本発明に係るＡ！膜を形成する訳であるが。
この人！膜の形成方法について以下詳述する。
先ず１反応炉内ＫＡｆｆｌ膜を形成すべき上記の処理１
糧を終えたシリコン基板１を入れた状態でペース圧力と
してたとえば５ Ｋ １０−５Ｔｏｒｒ以下とする。次
にＷＦ、 ＋Ｈ２系ガスを用い１反応炉内に導入するＷ
Ｆ、とＨ７系ガスを用い１反応炉内に導入するＷＦ・と
Ｈｌのガス流量比を１：１４とし、たとえばＷＦ、を１
Ｏｓｃ側ＩＨ，を１４０ｓｃＱＩとする。温度２６５℃
±１００℃、デボジシヲン圧力０．３±０．２Ｔｏｒｒ
の範囲でＣＶＤ法により前記ＷＦ、とＨｌのガスを反応
炉中で次のように化学反応させる。即ちＷＦｌｌ ＋３
Ｈ，→Ｗ↓＋６ＨＦよりＷの粒１１がＡ４膜を形成すべ
き全表面、即ちＣＶ Ｄ−８ｆｏｘ膜９上およびコンタ
クトホール１０内の露出したシリコン基板１０表面に堆
積される。この場合Ｗの堆積はたとえば毎分２０〜５０
Ａであるので、数分間ＣＶＤ法によりＷを堆積させると
前述したＡ！膜を形成すべき全表面に密にＷの粒１１（
ＡＪ３膜を気相成長させる核となる。）が堆積する。
糧を終えたシリコン基板１を入れた状態でペース圧力と
してたとえば５ Ｋ １０−５Ｔｏｒｒ以下とする。次
にＷＦ、 ＋Ｈ２系ガスを用い１反応炉内に導入するＷ
Ｆ、とＨ７系ガスを用い１反応炉内に導入するＷＦ・と
Ｈｌのガス流量比を１：１４とし、たとえばＷＦ、を１
Ｏｓｃ側ＩＨ，を１４０ｓｃＱＩとする。温度２６５℃
±１００℃、デボジシヲン圧力０．３±０．２Ｔｏｒｒ
の範囲でＣＶＤ法により前記ＷＦ、とＨｌのガスを反応
炉中で次のように化学反応させる。即ちＷＦｌｌ ＋３
Ｈ，→Ｗ↓＋６ＨＦよりＷの粒１１がＡ４膜を形成すべ
き全表面、即ちＣＶ Ｄ−８ｆｏｘ膜９上およびコンタ
クトホール１０内の露出したシリコン基板１０表面に堆
積される。この場合Ｗの堆積はたとえば毎分２０〜５０
Ａであるので、数分間ＣＶＤ法によりＷを堆積させると
前述したＡ！膜を形成すべき全表面に密にＷの粒１１（
ＡＪ３膜を気相成長させる核となる。）が堆積する。
次に未反応のＷＦ ａ 、Ｈｔ ’Ｐ ＨＦを排出させ
た後。
た後。
有機入！ソースとしてトリイソブチルアルミニウム（（
ｉ −Ｃ４Ｈａ ） ｓ Ａｊｉ）を不活性ガス＜ Ａ
ｔ ’Ｐ Ｎ ｔなと）と共に反応炉内に導入し、温度
３００±１００℃、デポジション圧力０．２±０．１５
Ｔｏｒｒの範囲でＣＶＤ法により前記堆積したＷの粒
を核としてＡＪ３を気相成長させる。このとき・の反応
は次式％式％ ここで、たとえば圧力０．１５ ＴｏｒｒでＡ７ ＋７
’）堆積ハ毎分３０ｎｍ（３００Ａ）である。そして所
定の厚さくたとえば５０００〜８０００Ａ）になるまで
ｌを堆積させる。
ｉ −Ｃ４Ｈａ ） ｓ Ａｊｉ）を不活性ガス＜ Ａ
ｔ ’Ｐ Ｎ ｔなと）と共に反応炉内に導入し、温度
３００±１００℃、デポジション圧力０．２±０．１５
Ｔｏｒｒの範囲でＣＶＤ法により前記堆積したＷの粒
を核としてＡＪ３を気相成長させる。このとき・の反応
は次式％式％ ここで、たとえば圧力０．１５ ＴｏｒｒでＡ７ ＋７
’）堆積ハ毎分３０ｎｍ（３００Ａ）である。そして所
定の厚さくたとえば５０００〜８０００Ａ）になるまで
ｌを堆積させる。
このようにしてＣＶＤ法によるＡＡ膜１２が形成される
。この人！膜１２を形成したシリコン基板１を反応炉か
ら取り出し１次に図示しないがＡＪ３配線パターンを形
成丁ぺ（パターニングを行なう。これによりシリコン基
板上にＡ−ｅ配線が形成されることになる。
。この人！膜１２を形成したシリコン基板１を反応炉か
ら取り出し１次に図示しないがＡＪ３配線パターンを形
成丁ぺ（パターニングを行なう。これによりシリコン基
板上にＡ−ｅ配線が形成されることになる。
このよりなＡ、６膜の形成方法によると、ＡＪ３膜を形
成すべき表面、ここではＣＶ Ｄ−８ｉｏｔ ’Ｍ ９
の表面やコンタクトホール１０内のシリコン基板１の表
面にＷの粒（ｌを気相成長させるときの核となる）１１
が密に堆積（デポジション）し、単位面積当りのＷの粒
（核）１１の個数が゛、従来のＴ ｉ ＣＪｊ Ｘに比
べて多いので、この上に形成されるＣＶＤ−ＡＡＡｌ２
Ｏ表面形状は略平坦化される。従って反射率が従来に比
して著しく向上し。
成すべき表面、ここではＣＶ Ｄ−８ｉｏｔ ’Ｍ ９
の表面やコンタクトホール１０内のシリコン基板１の表
面にＷの粒（ｌを気相成長させるときの核となる）１１
が密に堆積（デポジション）し、単位面積当りのＷの粒
（核）１１の個数が゛、従来のＴ ｉ ＣＪｊ Ｘに比
べて多いので、この上に形成されるＣＶＤ−ＡＡＡｌ２
Ｏ表面形状は略平坦化される。従って反射率が従来に比
して著しく向上し。
たとえば５０〜６０％と高くすることができる。
従りて後段の工程でのアライメント（りとえばＡ！膜１
２を形成した後、配線パターンを形成すべ（パターニン
グを行なうためのマスクの位置合せ等）上、信号検出が
できるので不都合が生じなＸ−１゜ またｉを気相成長させるための核として高融点金属であ
るＷを生成しているので、ＣＪやアルカリ金属など汚染
の原因となる元素が基板表面やＡ２膜１２中などに混入
しないため、高純度のＡノ膜を得ることができる。
２を形成した後、配線パターンを形成すべ（パターニン
グを行なうためのマスクの位置合せ等）上、信号検出が
できるので不都合が生じなＸ−１゜ またｉを気相成長させるための核として高融点金属であ
るＷを生成しているので、ＣＪやアルカリ金属など汚染
の原因となる元素が基板表面やＡ２膜１２中などに混入
しないため、高純度のＡノ膜を得ることができる。
なお、スバ・Ｉり法ではなく、ＣＶＤ法にてＡ４膜１２
を形成しているので、ステップカバレッジも良好であり
、このＡＪ膜１２をバターニングして得られるＡノ配線
の段差部での断線の心配がない。
を形成しているので、ステップカバレッジも良好であり
、このＡＪ膜１２をバターニングして得られるＡノ配線
の段差部での断線の心配がない。
以上により本発明によるＡ４膜は従来に比べ信頼度の点
でも一層優れている。
でも一層優れている。
１、Ａノ膜を形成すべき表面に高融点金属の粒（ＡＪｊ
を気相成長させるときの核）を密に堆積させることがで
きるので、この上に形成されるＣＶＤ法によるＡ７膜の
表面形状が略平坦となり、高反射率の１膜を得ることが
できる。
を気相成長させるときの核）を密に堆積させることがで
きるので、この上に形成されるＣＶＤ法によるＡ７膜の
表面形状が略平坦となり、高反射率の１膜を得ることが
できる。
２、従って、１．より後段の工程でのアライメント（マ
スクの位置合せ等）上、信号検出ができるので不都合が
生じない。
スクの位置合せ等）上、信号検出ができるので不都合が
生じない。
３、最も避けたい不純物であるＣＪやアルカリ金属など
汚染の原因となる元素が混入することがないので、高純
度のＡノ膜を得ることができる。
汚染の原因となる元素が混入することがないので、高純
度のＡノ膜を得ることができる。
４６ 以上より高信頼性のあるＡノ膜が得られ、ひい
ては高信頼度の半導体装置を提供できる。
ては高信頼度の半導体装置を提供できる。
以上１本発明者によりてなされた発明を実施例に本とづ
き具体的に説明したが９本発明は上記実施例に限定され
るものではな（、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、 ＷＦｅ
＋Ｈｚ系を用いてＣＶＤ法により生成されるＷの核を
用いているが、 ＴａＦ５＋Ｈ，系を用いてＣＶＤ法に
より生成されるＴａの核を用いてもよいし、又Ｍ ｏ
Ｃ−ｅ＠ ＋Ｈ，系を用いてＣＶＤ法により生成される
ＭＯの核を用いてもよ（、要は高融点金属塩を用いてＣ
ＶＤ法により生成される高融点金属の核を用いればよい
。□この生成される高融点金属がＡノ膜を気相成長させ
るための核として用いられるのである。また有機アルミ
ソースとしてトリイソブチルアルミニウム（（ｉ−Ｃ４
Ｈｌｌ ） ｓ ｋ−８）を用いているが、 （ＣＨ
，）ＢＡＡや（Ｃｔ Ｈｓ ） ｓ ＡＡを用いてもよ
い。
き具体的に説明したが９本発明は上記実施例に限定され
るものではな（、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、 ＷＦｅ
＋Ｈｚ系を用いてＣＶＤ法により生成されるＷの核を
用いているが、 ＴａＦ５＋Ｈ，系を用いてＣＶＤ法に
より生成されるＴａの核を用いてもよいし、又Ｍ ｏ
Ｃ−ｅ＠ ＋Ｈ，系を用いてＣＶＤ法により生成される
ＭＯの核を用いてもよ（、要は高融点金属塩を用いてＣ
ＶＤ法により生成される高融点金属の核を用いればよい
。□この生成される高融点金属がＡノ膜を気相成長させ
るための核として用いられるのである。また有機アルミ
ソースとしてトリイソブチルアルミニウム（（ｉ−Ｃ４
Ｈｌｌ ） ｓ ｋ−８）を用いているが、 （ＣＨ
，）ＢＡＡや（Ｃｔ Ｈｓ ） ｓ ＡＡを用いてもよ
い。
以上の説明では主として本発明者によりてなされた発明
をその背景となりた利用分野、であるＭＯ８形半導体装
置に適用した場合について説明したが、それに限定され
るものではなく、たとえばバイポーラ形半導体装置にも
適用でき、要は半導体装置全般に適用できる。
をその背景となりた利用分野、であるＭＯ８形半導体装
置に適用した場合について説明したが、それに限定され
るものではなく、たとえばバイポーラ形半導体装置にも
適用でき、要は半導体装置全般に適用できる。
第１図は本発明によるＡ４膜の形成方法の一実施例を示
す断面図である。 １・・・シリコン基板、２・・・フィールド酸化ｇ、
４・・・ＭＯＳトランジスタ、９・・・ＣｖＤ−８ｉＯ
１艮１０・・・コンタクトホーＪＬ／、１１・・−ｗｎ
粒（核）、１２・・・Ａ４膜。
す断面図である。 １・・・シリコン基板、２・・・フィールド酸化ｇ、
４・・・ＭＯＳトランジスタ、９・・・ＣｖＤ−８ｉＯ
１艮１０・・・コンタクトホーＪＬ／、１１・・−ｗｎ
粒（核）、１２・・・Ａ４膜。
Claims (1)
- 【特許請求の範囲】 １、アルミニウム膜を形成すべき表面に高融点金属を気
相化学反応法にて付着させ、この後気相化学反応法にて
アルミニウム膜を形成するようにしたことを特徴とする
アルミニウム膜の形成方法。 ２、フッ化タングステンと水素のガス系を用い、気相化
学反応法にて高融点金属としてタングステンをアルミニ
ウム膜を形成すべき表面に付着させてなる特許請求の範
囲第１項記載のアルミニウム膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP571585A JPS61166971A (ja) | 1985-01-18 | 1985-01-18 | アルミニウム膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP571585A JPS61166971A (ja) | 1985-01-18 | 1985-01-18 | アルミニウム膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61166971A true JPS61166971A (ja) | 1986-07-28 |
Family
ID=11618812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP571585A Pending JPS61166971A (ja) | 1985-01-18 | 1985-01-18 | アルミニウム膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166971A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105422A (ja) * | 1985-11-01 | 1987-05-15 | Hitachi Ltd | 半導体装置の製造方法 |
| EP0460874A2 (en) * | 1990-06-08 | 1991-12-11 | AT&T Corp. | Process for fabricating electrical contacts for integrated circuits having shallow junctions |
-
1985
- 1985-01-18 JP JP571585A patent/JPS61166971A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105422A (ja) * | 1985-11-01 | 1987-05-15 | Hitachi Ltd | 半導体装置の製造方法 |
| EP0460874A2 (en) * | 1990-06-08 | 1991-12-11 | AT&T Corp. | Process for fabricating electrical contacts for integrated circuits having shallow junctions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6284316B1 (en) | Chemical vapor deposition of titanium | |
| JP2889430B2 (ja) | コンタクト部形成方法 | |
| US5071788A (en) | Method for depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby | |
| JPH10284440A (ja) | 半導体デバイス形成方法 | |
| CA1308496C (en) | Deposition of tungsten on silicon in a non-self-limiting cvd process | |
| US6204170B1 (en) | Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed | |
| US6605535B1 (en) | Method of filling trenches using vapor-liquid-solid mechanism | |
| US5212400A (en) | Method of depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby | |
| JPH06283453A (ja) | 半導体装置製造方法 | |
| JPS61166971A (ja) | アルミニウム膜の形成方法 | |
| US6433434B1 (en) | Apparatus having a titanium alloy layer | |
| JPH05129231A (ja) | 電極配線 | |
| US4871691A (en) | Selective deposition process of a refractory metal silicide onto silicon areas | |
| JPH09260306A (ja) | 薄膜形成方法 | |
| JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
| US6211082B1 (en) | Chemical vapor deposition of tungsten using nitrogen-containing gas | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPH0258217A (ja) | 金属膜の形成方法 | |
| JPH04294532A (ja) | タングステンシリサイド膜の形成方法 | |
| JPS61166970A (ja) | アルミニウム膜の形成方法 | |
| JPH0529470A (ja) | 配線の形成方法 | |
| JPH0945770A (ja) | 半導体装置及びその製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP2677180B2 (ja) | 半導体装置の製造方法 |