JPS61166970A - アルミニウム膜の形成方法 - Google Patents
アルミニウム膜の形成方法Info
- Publication number
- JPS61166970A JPS61166970A JP570485A JP570485A JPS61166970A JP S61166970 A JPS61166970 A JP S61166970A JP 570485 A JP570485 A JP 570485A JP 570485 A JP570485 A JP 570485A JP S61166970 A JPS61166970 A JP S61166970A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pressure
- torr
- vapor phase
- nuclei
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
不発明はＣＶ Ｄ （Ｃｈｅｍ＋ｃａｌ Ｖａｐｏｕｒ
Ｄｅｐｏｓ＋−ｔ＋ｏｎ ）法によるアルミニウム膜
の形成方法に関するものである。
Ｄｅｐｏｓ＋−ｔ＋ｏｎ ）法によるアルミニウム膜
の形成方法に関するものである。
従来、ＭＯＳ型やバイポーラ型などの半導体装置におけ
るλＢ配線形成のためのＡ４膜はスパッタリング法蒸溜
法により℃形成していた。
るλＢ配線形成のためのＡ４膜はスパッタリング法蒸溜
法により℃形成していた。
このスパッタリング法蒸溜法によるＡＲ５１［は、次の
ような問題点を有する。
ような問題点を有する。
Ｉｌ＋ ステップカバレッジが悪く１段差部の角部で
は膜厚がたとえば所定の膜厚の２０〜３０％と薄くなっ
たりするので、人２配線を形成しても段差部で断線の原
因となったりする。
は膜厚がたとえば所定の膜厚の２０〜３０％と薄くなっ
たりするので、人２配線を形成しても段差部で断線の原
因となったりする。
（２１コンタクトホール等にてｆｌｌをスパッタ蒸着す
る際、第１基板の方にスパッタダメージを与える。
る際、第１基板の方にスパッタダメージを与える。
（３１結晶性に関しては、（１１１）、（２００）、（
２２０）が混在して８す、（１１１）だけにすることが
スパッタ条件（スパッタｔｋＮを行なうｒの到達真空度
。
２２０）が混在して８す、（１１１）だけにすることが
スパッタ条件（スパッタｔｋＮを行なうｒの到達真空度
。
加速電圧、スパッタ時の圧力と基板の温度）の関係上困
難である。従り″ＣＡ１配線を形成しても断線が起つり
すく信頼性に欠けることになる。
難である。従り″ＣＡ１配線を形成しても断線が起つり
すく信頼性に欠けることになる。
二の結晶性こＡｉ配嶽の断線との相関関係につ１、壬、
ｒＡλ配線の信頼度（ま結晶配向依存性があり、第２図
のような関係が成ユすること」が“■ＬＳＩ Ｔｅｃ
ｈｎｏｌｏｇｙ” ＳＺＥ、 Ｉｎ１ｅｒｎａｔ＋
ｏ−ｎａｌ ５ｔｕｄｅｎｔ Ｅｄ＋ ｔｌｏｎ、
１９８３ 、 Ｍｃｇｒａｗｈ＋−ｌＩ Ｌ７）Ｃｈ９
’ Ｍｅｔａｌｌ＋ｚａｔ＋ｏｎ ’ （ｐ３４７〜
３８４ ）て記載され工いる。この文献を用い工詳述す
ると次のよ５である。
ｒＡλ配線の信頼度（ま結晶配向依存性があり、第２図
のような関係が成ユすること」が“■ＬＳＩ Ｔｅｃ
ｈｎｏｌｏｇｙ” ＳＺＥ、 Ｉｎ１ｅｒｎａｔ＋
ｏ−ｎａｌ ５ｔｕｄｅｎｔ Ｅｄ＋ ｔｌｏｎ、
１９８３ 、 Ｍｃｇｒａｗｈ＋−ｌＩ Ｌ７）Ｃｈ９
’ Ｍｅｔａｌｌ＋ｚａｔ＋ｏｎ ’ （ｐ３４７〜
３８４ ）て記載され工いる。この文献を用い工詳述す
ると次のよ５である。
第２図におい又、慣軸（判数目盛）にＳ／、、・５ ：
１ ｃｏが断線するまでの時間（ｈｏｕｒ））をとっ工
ある。ｆＬ％、σ２はブレーンサイズの分散、Ｓはグレ
ーフサ−１ズ、Ｉ （１１１）は（１１１）配向のＸ＠
強度、Ｉ（２００月ま（２００）配向のＸ巌強度を示し
工いる。
１ ｃｏが断線するまでの時間（ｈｏｕｒ））をとっ工
ある。ｆＬ％、σ２はブレーンサイズの分散、Ｓはグレ
ーフサ−１ズ、Ｉ （１１１）は（１１１）配向のＸ＠
強度、Ｉ（２００月ま（２００）配向のＸ巌強度を示し
工いる。
この第２図から判るよ５ｉＣ，Ａｎ配線を高信頼度化さ
イろには、（１１１）配向を（２００）配向に対し二１
大させればよ℃・が、スパッタ八２膜の場合、（１１１
）、（２００ン、（２２０）が混在することにて０ （
ｎｏｕｒ）範囲内である。１ｉり又スパッタ蒸溜法によ
るＡゑ配縁膜は、前述したステップカバレノンの問題と
は別にこの点かうも断線が起つやすいことがいえ、信頼
性に欠けることが判る。
イろには、（１１１）配向を（２００）配向に対し二１
大させればよ℃・が、スパッタ八２膜の場合、（１１１
）、（２００ン、（２２０）が混在することにて０ （
ｎｏｕｒ）範囲内である。１ｉり又スパッタ蒸溜法によ
るＡゑ配縁膜は、前述したステップカバレノンの問題と
は別にこの点かうも断線が起つやすいことがいえ、信頼
性に欠けることが判る。
し発明の目Ｂつ〕
本発明の目的は、ステップカバレッジが良好で、基板上
にＡ２膜を形成する場合でも基板表面にダメージを与え
ることなく、信頼度の制いＡ４ ［を形成するようにし
たＡ２膜の形成７ｉ法を提供することにある。
にＡ２膜を形成する場合でも基板表面にダメージを与え
ることなく、信頼度の制いＡ４ ［を形成するようにし
たＡ２膜の形成７ｉ法を提供することにある。
本発明の他の目的・工、Ａ１配置ｔｔ形成しても断線の
・し・配がなくエレクトーマイグレーンーＪ／耐４ａの
向上が図れるへ２膜を形成するようにしたＡ２膜の形成
力法を提供することにある。
・し・配がなくエレクトーマイグレーンーＪ／耐４ａの
向上が図れるへ２膜を形成するようにしたＡ２膜の形成
力法を提供することにある。
本発明の前記ならびにそのけかの目的と新規な特徴は１
本明細書の記述及び添付図面から明らかになるであろう
。
本明細書の記述及び添付図面から明らかになるであろう
。
〔発明の１ａ景〕
本願において開示される発明の５ち代表的なものの概要
を場単に説明すれば、下記のと２９である。
を場単に説明すれば、下記のと２９である。
すなわろ、ＡＪ＋ＩＪ！を形成すべきシリコン基板（Ａ
Ｊｌ配線を形成すべく用意されたシリコン基板）を反応
炉内に配置してベース圧力を５ Ｘ Ｉ ＯＴｏｒｒ以
下とするように排気し、次にシリコン基板上の、Ｎ２嗅
を形成すべき表面にＴ＋ｃ４＞’Ｐ高融点金属１、Ｔａ
、Ｗなどノの桜をＣＶＤ法により生成し、次にデボジシ
ョノ圧力０．０１〜０．３５ Ｔｏｒｒの範囲でＡ２膜
を前記Ａ２膜を形成すべざ表面ＩＣＣＶＤ法に工形成し
、これ：てよりステップカバレッジを良＜シ、ρ・つシ
リコン基板表面にダメージを与えないよ５にすると共に
、パターニングによりＡ２配線？形成しても略１００％
（１１１）配回である二とから町今の・し・配がなく、
エレクトコマイグレーンヨン七注の向上が図れる信頼度
の高いＡＬ嗅を実現するものである。
Ｊｌ配線を形成すべく用意されたシリコン基板）を反応
炉内に配置してベース圧力を５ Ｘ Ｉ ＯＴｏｒｒ以
下とするように排気し、次にシリコン基板上の、Ｎ２嗅
を形成すべき表面にＴ＋ｃ４＞’Ｐ高融点金属１、Ｔａ
、Ｗなどノの桜をＣＶＤ法により生成し、次にデボジシ
ョノ圧力０．０１〜０．３５ Ｔｏｒｒの範囲でＡ２膜
を前記Ａ２膜を形成すべざ表面ＩＣＣＶＤ法に工形成し
、これ：てよりステップカバレッジを良＜シ、ρ・つシ
リコン基板表面にダメージを与えないよ５にすると共に
、パターニングによりＡ２配線？形成しても略１００％
（１１１）配回である二とから町今の・し・配がなく、
エレクトコマイグレーンヨン七注の向上が図れる信頼度
の高いＡＬ嗅を実現するものである。
第１図は不発明によるＡ２膜の形成方法っ一実施例を示
し、Ｍ ＯＳデバイスのへ２配線を形′ｆｊ、する際の
Ａ２膜の形成に適用した場合を示しｔｌ、・ろ。
し、Ｍ ＯＳデバイスのへ２配線を形′ｆｊ、する際の
Ａ２膜の形成に適用した場合を示しｔｌ、・ろ。
以下、第１図を用いて本発明を説明する。
第１図にＳいて、１はＰ形シリコン基板であっ℃、シリ
コン基板１の表面の素子分離頭載にフィールド鍍化膜２
を形成する。なお３はチャンネルストッパー領域（Ｐ＋
、層）であろうアクティブ領域にはＭＯＳトランジスタ
４？形成する。ここで５はケート酸化膜、６はゲート（
ボリンリコンゲート）、７および８はＮ４拡七層からな
るソース号よびドレイン領域である。
コン基板１の表面の素子分離頭載にフィールド鍍化膜２
を形成する。なお３はチャンネルストッパー領域（Ｐ＋
、層）であろうアクティブ領域にはＭＯＳトランジスタ
４？形成する。ここで５はケート酸化膜、６はゲート（
ボリンリコンゲート）、７および８はＮ４拡七層からな
るソース号よびドレイン領域である。
次：て全面にＣＶ Ｄ ” Ｓ ＋ Ｏｔ漠９を形成し
、その後コンタクトホール１０を開口する。
、その後コンタクトホール１０を開口する。
次に不発明に係るｌ膜を形成する訳であるが、こ、７）
ＡＲ漢の形成方法について以下詳述するう先ず１反応炉
内にＡＪ慎を形成すべさ上記の処理工程を終えたシリコ
ン基板ｌを入れた状態で排気ポンプでベース圧力を５
Ｘ １０ Ｔｏｒｒ以下とする。ここで５ Ｘ Ｉ Ｃ
ｌ５Ｔｏｒｒ以下としたのは、５×１０ Ｔｏｒｒ以上
だと、残留ガスのＮ！ ＋ ＯＲ＋ルＯなとの影響に
より形成されるｌ膜の反射呂が低くなるからである。次
ＫＴ＋ｃハ（常温で液体）の蒸気を反応炉内に封じ込め
℃デポジション圧力０、１〜ｌ ＯＴｏｒｒ、 ｍ度３
００土１０（１°０の範囲でＣＶＤ法により１〜１０分
気相化学反応させると。
ＡＲ漢の形成方法について以下詳述するう先ず１反応炉
内にＡＪ慎を形成すべさ上記の処理工程を終えたシリコ
ン基板ｌを入れた状態で排気ポンプでベース圧力を５
Ｘ １０ Ｔｏｒｒ以下とする。ここで５ Ｘ Ｉ Ｃ
ｌ５Ｔｏｒｒ以下としたのは、５×１０ Ｔｏｒｒ以上
だと、残留ガスのＮ！ ＋ ＯＲ＋ルＯなとの影響に
より形成されるｌ膜の反射呂が低くなるからである。次
ＫＴ＋ｃハ（常温で液体）の蒸気を反応炉内に封じ込め
℃デポジション圧力０、１〜ｌ ＯＴｏｒｒ、 ｍ度３
００土１０（１°０の範囲でＣＶＤ法により１〜１０分
気相化学反応させると。
人２ＦＪ４を形成すぺざ全表面、即ちＣＶＤψＳｉｎ。
膜９上およびコンタクトホール１０内の露出したシリコ
ン基板１０表面にＴｉｃｋｘ（ＴｌＣ４，、ＴＩｃｌｓ
。
ン基板１０表面にＴｉｃｋｘ（ＴｌＣ４，、ＴＩｃｌｓ
。
Ｔｉｃｋ、などを含む）の粒（λＢ−？：気相成長させ
るときの核となる。）１１が吸着される。
るときの核となる。）１１が吸着される。
次に未反応ないし残存し工いる物質（Ｔｌｃｎ、−ＩＰ
（Ｊ、など）を排出させた後、有機Ａ２ソースとしてト
リイソブチルアルミニウム（（＋”−Ｃ４Ｈ１ｌ ）ｓ
ｋｌ−）を不活性ガス（Ａ ｒ ’Ｐ Ｎｔなど）と共
にある〜・は、トリイソブチルアルミニウムだけ？反応
炉内に導入し、温度３００±１００℃、デポジション圧
力０．２±０．１５ Ｔｏｒｒ（０，０１〜０．３５
Ｔｏｒｒ ）の範囲で、ＣＶＤ法により前記Ｔ ＋ ｃ
ｉｔ ｘの粒１１を核としてＡｉ＝２気相成長させる
。このとざの反応は次式で示される。
（Ｊ、など）を排出させた後、有機Ａ２ソースとしてト
リイソブチルアルミニウム（（＋”−Ｃ４Ｈ１ｌ ）ｓ
ｋｌ−）を不活性ガス（Ａ ｒ ’Ｐ Ｎｔなど）と共
にある〜・は、トリイソブチルアルミニウムだけ？反応
炉内に導入し、温度３００±１００℃、デポジション圧
力０．２±０．１５ Ｔｏｒｒ（０，０１〜０．３５
Ｔｏｒｒ ）の範囲で、ＣＶＤ法により前記Ｔ ＋ ｃ
ｉｔ ｘの粒１１を核としてＡｉ＝２気相成長させる
。このとざの反応は次式で示される。
（ｉ ０４Ｈ１ｌ ）ｓ ＡＨ−Ａ 」（ｉ
↓＋３（ｉ Ｃ４Ｈ＠ ） ＋Ｔ山 ここでたとえば圧力０．１５ Ｔｏｒｒ ”Ｃ’Ａ Ｉ
ｔの堆積は毎分３０ｎｍ（３００Ａ）である。そして所
定の厚さたとえば５０００〜８０００ＡになるまでＡ２
を堆積させる。な２、デポジン１ン圧力の上限を０、３
５ Ｔｏｒｒ としたのは、この圧力がＣＶＤ圧力とポ
ンプの排気できまる最大圧力であるからである。またデ
ポジシ層ン圧力の下限を０． ＯＩ Ｔｏｒｒとしたの
は、０．０１ Ｔｏｒｒのとざ人りの堆積は毎分２０人
となり、これ以下だと堆積速度がおち℃必要な厚さたと
えば５ｏｏｏ〜８０００Ａになるまで堆積時間がかかり
すぎ”Ｃ実用に供し得な（・かうである。
↓＋３（ｉ Ｃ４Ｈ＠ ） ＋Ｔ山 ここでたとえば圧力０．１５ Ｔｏｒｒ ”Ｃ’Ａ Ｉ
ｔの堆積は毎分３０ｎｍ（３００Ａ）である。そして所
定の厚さたとえば５０００〜８０００ＡになるまでＡ２
を堆積させる。な２、デポジン１ン圧力の上限を０、３
５ Ｔｏｒｒ としたのは、この圧力がＣＶＤ圧力とポ
ンプの排気できまる最大圧力であるからである。またデ
ポジシ層ン圧力の下限を０． ＯＩ Ｔｏｒｒとしたの
は、０．０１ Ｔｏｒｒのとざ人りの堆積は毎分２０人
となり、これ以下だと堆積速度がおち℃必要な厚さたと
えば５ｏｏｏ〜８０００Ａになるまで堆積時間がかかり
すぎ”Ｃ実用に供し得な（・かうである。
以上のようにしてＣＶＤ法によるへ２膜１２が形成され
ろ。このＡｌ膜１２ｔｔ形成したシリコン基板ｌを反応
炉かも取り出し、図示しないがＡ１配線パターンを形成
すべくパターニングを行なうことによりシリコン基板１
上にＡｎ配線が形成されることになる。
ろ。このＡｌ膜１２ｔｔ形成したシリコン基板ｌを反応
炉かも取り出し、図示しないがＡ１配線パターンを形成
すべくパターニングを行なうことによりシリコン基板１
上にＡｎ配線が形成されることになる。
このようにして形成されたＡ１１１１１２はＣＶＤ法に
よるので、ステップカバレッジがよく、段差部の角部の
膜厚をたとえば所定の膜厚の６０〜７０％とすることが
でき、人！配線を形成し又も段差部で断線したりするこ
とがなくなる。
よるので、ステップカバレッジがよく、段差部の角部の
膜厚をたとえば所定の膜厚の６０〜７０％とすることが
でき、人！配線を形成し又も段差部で断線したりするこ
とがなくなる。
また、コンタクトホール１０内の露出したシリコン基板
１０表面上ににて倶を形成する場合でも。
１０表面上ににて倶を形成する場合でも。
核の生成、Ａ２の気相成長に当りスパッタ蒸着法でなく
、ＣＶＤ法により行なり℃いるので、シリコン基板１０
表面が従来の如（ダメージを受けることがない。
、ＣＶＤ法により行なり℃いるので、シリコン基板１０
表面が従来の如（ダメージを受けることがない。
また、このｌ！１Ｊ１２の形成に当り１％に、ペース圧
力’ｋ ５ Ｘ １０ Ｔｏｒｒ以下とし、 Ｔｉｃｆ
ｆｉｘの粒１１を核とし工Ａ１を気相成長させるときの
デポジシラン圧力を００１〜０．３５ Ｔｏｒｒの範囲
としたことにより、形成されたへ２膜は、結晶性に関し
工、（１１１）配向が非常に強く略１００％（１１１）
配向であることがＸ線回折の結果判明できた。
力’ｋ ５ Ｘ １０ Ｔｏｒｒ以下とし、 Ｔｉｃｆ
ｆｉｘの粒１１を核とし工Ａ１を気相成長させるときの
デポジシラン圧力を００１〜０．３５ Ｔｏｒｒの範囲
としたことにより、形成されたへ２膜は、結晶性に関し
工、（１１１）配向が非常に強く略１００％（１１１）
配向であることがＸ線回折の結果判明できた。
従っ工、この人１膜１２ンパターニングし工Ａ２配線ケ
形成し′Ｃヤれば、略（１１１）配向構造のみを有する
ｉ配線が容易に得られる。そして前述した第２図から判
るようにスパッタ蒸着法による従来のＡＪｔ配線ではｔ
（配線の５０％５０％ が断線するまでの時間（ｈｏｕｒ） ）か１０ （ｈｏ
ｕｒ）以下でありたのに対し、不発明に係るＣＶＤ法に
よるＡ２配線では１５０％が１０ （ｈｏｕｒ）以上で
無限大九近くなり、断線の心配がなくなり、エレクトロ
マイグレーション耐性が著しく向上させることができる
。
形成し′Ｃヤれば、略（１１１）配向構造のみを有する
ｉ配線が容易に得られる。そして前述した第２図から判
るようにスパッタ蒸着法による従来のＡＪｔ配線ではｔ
（配線の５０％５０％ が断線するまでの時間（ｈｏｕｒ） ）か１０ （ｈｏ
ｕｒ）以下でありたのに対し、不発明に係るＣＶＤ法に
よるＡ２配線では１５０％が１０ （ｈｏｕｒ）以上で
無限大九近くなり、断線の心配がなくなり、エレクトロ
マイグレーション耐性が著しく向上させることができる
。
以上のように本発明によるＡｆｌ膜の形成力法によると
、信頼度の高いＡＪｔ膜を形成することができる。
、信頼度の高いＡＪｔ膜を形成することができる。
ｌ、ＣＶＤ法によりＡｌ膜を形成するのでステップカバ
レッジが良好となり、配線を形成した場合に段差部で断
線の起る心配がなくなる。
レッジが良好となり、配線を形成した場合に段差部で断
線の起る心配がなくなる。
２ＣＶＤ法によりＡｌ膜を形成するので、Ａ２膜を形成
すべき被処坤部材（シリコンパ板）の表面に、ダメージ
を与えることがない。
すべき被処坤部材（シリコンパ板）の表面に、ダメージ
を与えることがない。
３、ＣＶＤ法でＡｌ膜の形成に当り、核生成前のペース
圧力を５×１０ Ｔｏｒｒ以下とし、またＡ２を気相成
長させるときのデポジン１ン圧力？：０．０１〜０．３
５ Ｔｏｒｒの範囲としたことにより、形成されるＡ１
力結晶性に関して（１１１）配向が非常に強く略１００
％（１１１）配向であり、このためＡ２配線を形成し又
も断線の心配が全くなくなり、エレクトロマイグレーシ
ラン耐性を著しく向上させることができる。
圧力を５×１０ Ｔｏｒｒ以下とし、またＡ２を気相成
長させるときのデポジン１ン圧力？：０．０１〜０．３
５ Ｔｏｒｒの範囲としたことにより、形成されるＡ１
力結晶性に関して（１１１）配向が非常に強く略１００
％（１１１）配向であり、このためＡ２配線を形成し又
も断線の心配が全くなくなり、エレクトロマイグレーシ
ラン耐性を著しく向上させることができる。
東 以上によりきわめ工信頼性の高いＡ２膜を形成する
ことができる。
ことができる。
以上本発、明者によっ工なされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しな（・範囲で種々変
更可能であることはいうまでもない。たとえばＴ＋Ｃｊ
ｌ、をを用いて核としＣＴｉ（Ｊえを生成（吸Ｍ）させ
℃いるが、 ＷＦ、 ＋ Ｈ！系を用いてＣＶＤ法によ
り核とし曵Ｗを生成させ又もよい。この場合には、反応
炉内に導入するＷＦ６と鴇のガス流量比を１：１４とし
、たとえばＷＦ、を１０ ｓｅｃｍ 、 Ｈｔ ｋ
１４０ｓｅｃｍ とする。そして、温度２６５℃±１
００℃、デポジション王力０，３±０．２Ｔｏｒｒの範
囲でＣＶＤ法によりＷＦ、とＨ，ノガスを反応炉中で化
学反応させ、ＷＦ、 ＋ ３Ｈ，−Ｗ↓＋６ＨＦよりＷ
の粒をＡを膜を形成すべき全面、即ち第１図でいえばＣ
ＶＤ−３ｈｏｔ膜９上ＨよびコンタクトホールｌＯ内の
露出したシリコン基板１０表面に堆積させる。このＷの
堆積速度はたとえば毎分２０〜５０Ａであるので、数分
間ＣＶＤ法によりＷを堆積させると前記Ａ２膜を形成す
べき全表面にＷの粒（Ａ１を気相成長させるための核と
なる。ンが前述したＴ ＩＣ１ｘの粒１１よりも密に堆
積する。その他のｇ膜形成プロセスについ℃は前述した
Ｔ ＋ ＣＲＸを核としＣＡｆｆｉを気相成長させｃＡ
４膜を形成する場合と同様である。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しな（・範囲で種々変
更可能であることはいうまでもない。たとえばＴ＋Ｃｊ
ｌ、をを用いて核としＣＴｉ（Ｊえを生成（吸Ｍ）させ
℃いるが、 ＷＦ、 ＋ Ｈ！系を用いてＣＶＤ法によ
り核とし曵Ｗを生成させ又もよい。この場合には、反応
炉内に導入するＷＦ６と鴇のガス流量比を１：１４とし
、たとえばＷＦ、を１０ ｓｅｃｍ 、 Ｈｔ ｋ
１４０ｓｅｃｍ とする。そして、温度２６５℃±１
００℃、デポジション王力０，３±０．２Ｔｏｒｒの範
囲でＣＶＤ法によりＷＦ、とＨ，ノガスを反応炉中で化
学反応させ、ＷＦ、 ＋ ３Ｈ，−Ｗ↓＋６ＨＦよりＷ
の粒をＡを膜を形成すべき全面、即ち第１図でいえばＣ
ＶＤ−３ｈｏｔ膜９上ＨよびコンタクトホールｌＯ内の
露出したシリコン基板１０表面に堆積させる。このＷの
堆積速度はたとえば毎分２０〜５０Ａであるので、数分
間ＣＶＤ法によりＷを堆積させると前記Ａ２膜を形成す
べき全表面にＷの粒（Ａ１を気相成長させるための核と
なる。ンが前述したＴ ＩＣ１ｘの粒１１よりも密に堆
積する。その他のｇ膜形成プロセスについ℃は前述した
Ｔ ＋ ＣＲＸを核としＣＡｆｆｉを気相成長させｃＡ
４膜を形成する場合と同様である。
またＴａＦ、−）−Ｈ，系を用〜・曵、ＣＶＤ法により
核としてＴａを生成させ、これを用い”（Ａ４を気相成
長させ又もよ（、またＭｏＣ１，＋ Ｈｇ系を用いてＣ
ＶＤ法により核としてＭｏを生成させ、これ？用いてＡ
Ｌを気相成長させ又もよく、要は高融点金属塩を用いＣ
ＣＶＤ法により核として高融点金属を生成させ、これ？
用い−１：ＡＪ膜’に気相成長させ℃もよい。これらの
場合でも前述したペース圧力やＡｆ′を気相成長させる
ときのデポジション圧力などは前述した通りである。
核としてＴａを生成させ、これを用い”（Ａ４を気相成
長させ又もよ（、またＭｏＣ１，＋ Ｈｇ系を用いてＣ
ＶＤ法により核としてＭｏを生成させ、これ？用いてＡ
Ｌを気相成長させ又もよく、要は高融点金属塩を用いＣ
ＣＶＤ法により核として高融点金属を生成させ、これ？
用い−１：ＡＪ膜’に気相成長させ℃もよい。これらの
場合でも前述したペース圧力やＡｆ′を気相成長させる
ときのデポジション圧力などは前述した通りである。
更に有機アルミンースとし１トリインプテルアルミニク
ムを用いているが、 （ＣＨ３＞ｓ人にや（Ｃ１Ｈｇ
）ｊ Ａｎを用いてもよい。
ムを用いているが、 （ＣＨ３＞ｓ人にや（Ｃ１Ｈｇ
）ｊ Ａｎを用いてもよい。
以上の説明では主とし工本発明者によってなされた発明
をその背景となった利用分野であるＭＯ８半導体装置に
適用した場合について説明したが、それに限定されるも
のではなく、たとえばバイポーラ形半導体装置にも適用
でき、要は半導体装置全般に適用できる。
をその背景となった利用分野であるＭＯ８半導体装置に
適用した場合について説明したが、それに限定されるも
のではなく、たとえばバイポーラ形半導体装置にも適用
でき、要は半導体装置全般に適用できる。
第１図は本発明によるＡ２膜の形成方法の一実施例を示
す断面図、 第２図はＡＪ配線の信頼度が結晶配向に依存し１いるこ
とを示す図である。 １・・・シリコン基板、２・・・フィールド酸化膜、４
−ＭＯＳ ） ランジスタ、９−ｃ ＶＤ−５ｉを Ｍ
ｌ、１０・・・コノタクトホール、１１・・・Ｔ ｒ
Ｃｎ ｘの粒（核）、１２・・・ＡＩｔ膜。 代理人 弁理士 −１＝小 川
勝 男 ／：へ、 １ ＋、；Ｌ ′ｊ
す断面図、 第２図はＡＪ配線の信頼度が結晶配向に依存し１いるこ
とを示す図である。 １・・・シリコン基板、２・・・フィールド酸化膜、４
−ＭＯＳ ） ランジスタ、９−ｃ ＶＤ−５ｉを Ｍ
ｌ、１０・・・コノタクトホール、１１・・・Ｔ ｒ
Ｃｎ ｘの粒（核）、１２・・・ＡＩｔ膜。 代理人 弁理士 −１＝小 川
勝 男 ／：へ、 １ ＋、；Ｌ ′ｊ
Claims (1)
- 【特許請求の範囲】 １、アルミニウム膜を形成すべき被処理部材を反応炉内
に配置してベース圧力を５×１０＾−＾５Ｔｏｒｒ以下
とし、次に前記アルミニウム膜を形成すべき前記被処理
部材の表面に気相成長のもととなる核の生成を気相化学
反応法にて行ない、次にデポジション圧力０．０１〜０
．３５Ｔｏｒｒの範囲でアルミニウム膜を前記被処理部
材の表面に気相化学反応法にて形成するようにしたこと
を特徴とするアルミニウム膜の形成方法。 ２、前記核の生成として、フッ化タングステンと水素の
ガス系を用い気相化学反応法にてタングステンをアルミ
ニウム膜を形成すべき被処理部材の表面に付着させてな
る特許請求の範囲第１項記載のアルミニウム膜の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP570485A JPS61166970A (ja) | 1985-01-18 | 1985-01-18 | アルミニウム膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP570485A JPS61166970A (ja) | 1985-01-18 | 1985-01-18 | アルミニウム膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61166970A true JPS61166970A (ja) | 1986-07-28 |
Family
ID=11618499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP570485A Pending JPS61166970A (ja) | 1985-01-18 | 1985-01-18 | アルミニウム膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166970A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105422A (ja) * | 1985-11-01 | 1987-05-15 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62177944A (ja) * | 1986-01-30 | 1987-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0460874A2 (en) * | 1990-06-08 | 1991-12-11 | AT&T Corp. | Process for fabricating electrical contacts for integrated circuits having shallow junctions |
-
1985
- 1985-01-18 JP JP570485A patent/JPS61166970A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105422A (ja) * | 1985-11-01 | 1987-05-15 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62177944A (ja) * | 1986-01-30 | 1987-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0460874A2 (en) * | 1990-06-08 | 1991-12-11 | AT&T Corp. | Process for fabricating electrical contacts for integrated circuits having shallow junctions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3094004B2 (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| JP3315116B2 (ja) | 低比抵抗窒化チタン膜の製造方法 | |
| US5252518A (en) | Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane | |
| US4404235A (en) | Method for improving adhesion of metal film on a dielectric surface | |
| US5242860A (en) | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation | |
| US6399490B1 (en) | Highly conformal titanium nitride deposition process for high aspect ratio structures | |
| US4977106A (en) | Tin chemical vapor deposition using TiCl4 and SiH4 | |
| JP2004525510A (ja) | 拡散バリアを有する銅の配線構造 | |
| JPH0573254B2 (ja) | ||
| JPH0641747A (ja) | パターン珪素基板に対するアルミニウムの選択蒸着法 | |
| US20060088661A1 (en) | Methods for chemical vapor deposition of titanium-silicon-nitrogen films | |
| JPH0548935B2 (ja) | ||
| US6436820B1 (en) | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å | |
| EP0591086A2 (en) | Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration | |
| JPS61166970A (ja) | アルミニウム膜の形成方法 | |
| JP2003531291A (ja) | チタニウム−シリコン−窒素フィルムの化学的蒸着方法 | |
| US6211082B1 (en) | Chemical vapor deposition of tungsten using nitrogen-containing gas | |
| JP4065351B2 (ja) | 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法 | |
| KR100477813B1 (ko) | 반도체장치의텅스텐금속배선형성방법 | |
| JPS63109172A (ja) | メタルシリサイドの低圧化学蒸着 | |
| JPH05226335A (ja) | 薄膜の形成方法 | |
| JPH1070091A (ja) | 半導体装置の製造方法 | |
| JPH09306870A (ja) | バリア膜の形成方法 | |
| JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 | |
| JP3027987B2 (ja) | 金属膜又は金属シリサイド膜の形成方法及び半導体装置の製造方法 |