JPS61161747A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS61161747A
JPS61161747A JP60002891A JP289185A JPS61161747A JP S61161747 A JPS61161747 A JP S61161747A JP 60002891 A JP60002891 A JP 60002891A JP 289185 A JP289185 A JP 289185A JP S61161747 A JPS61161747 A JP S61161747A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
semiconductor integrated
inductance
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60002891A
Other languages
English (en)
Other versions
JPH0719877B2 (ja
Inventor
Masahiro Hagio
萩尾 正博
Masahiro Nishiuma
西馬 正博
Koji Tsukada
浩司 塚田
Masaru Kazumura
数村 勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60002891A priority Critical patent/JPH0719877B2/ja
Publication of JPS61161747A publication Critical patent/JPS61161747A/ja
Publication of JPH0719877B2 publication Critical patent/JPH0719877B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguides (AREA)
  • Filters And Equalizers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロ波帯送受信機等に用いるモノリシック
マイクロ波集積回路等の半導体集積回路に関するもので
ある。
従来の技術 UHF帯、SHF帯およびEHF帯のマイクロ波領域で
用いられる半導体集積回路においては、トランジスタや
電界効果トランジスタの整合回路やバイアス回路におい
て、インダクタを必要とすることがしばしばある。その
時、第2図に示すような構成の、いわゆるスパイラルイ
ンダクタが従来用いられてきた。第2図において、1は
半導体基板、2はSiO2等の絶縁膜、3はスパイラル
を成す第is配轢、4は第2M配線であり、絶縁111
2に設けられた貫通孔を通して第1層配置3のスパイラ
ル中央部5に接続されている。図では見やすくするため
に、第111配線3と第2層配線4との間の絶縁1I1
2は一部切断して示されている。
発明が解決しようとする問題点 このような従来構成のスパイラルインダクタでは、マイ
クロ波集積回路でしばしば要求される大きなインダクタ
ンスを得るためには、比較的大きな面積を必要とする。
例えば、1mHのインダクタンスを得ようとすれば、お
よそ3X10’μボの面積を必要とし、半導体集積回路
のチップサイズを小さくする上で大きな障害となってい
た。
本発明は上記従来例の不都合に鑑みてなされたものであ
り、大きなインダクタンスを小さな面積で得ることがで
きる半導体集積回路を提供することを目的とするもので
ある。
問題点を解決するための手段 この問題点を解決するために、本発明の半導体集積回路
は、半導体基板上に設けられた金属線路と、金属線路を
覆うように設けられた強磁性体模とで構成されたもので
ある。
作用 この構成により、単位面積あたりのインダクタンスを大
きくすることができるものである。
実施例 以下本発明の一実施例を図面に基づいて説明する。第1
図aは見取り図、第1図すは断面図である。第1図にお
いて、11はGaAs等の半導体基板、12はSiO2
等の絶縁膜、13はスパイラルを成す第1RISi!線
、14は第21配線であり、第1層配s!!13と第2
FF4配線14の間に層間絶縁膜15と強磁性体簿膜1
6と層間絶縁膜17の積層体が介装され、さらに第2層
配置1114の上に絶縁膜18と強磁性体簿膜19の積
層体が配設されている。第1図aでは見やすくするため
に、一部の絶縁膜、強磁性体fillを切りとっている
。第2層配線14は15〜17の積層体に設けられた貫
通孔20を通して第1層配線13のスパイラル中央部2
1に接続されている。スパイラルインダクタのインダク
タンスはそれが置かれている周囲の材質の透磁率に比例
するから、上記の構成により、インダクタンスを最大μ
倍(μ:強磁性体薄膜の透磁率)とすることができる。
強磁性体薄膜16.19としては、パーマロイなどのN
1−F6合金、co 、Go−Ni合金、C0−Cr合
金などが用いられる。また、絶縁膜15゜17、18は
配線金属と磁性体との電気的絶縁のために用いられてお
り、強磁性体薄膜が絶縁体である場合には必ずしも必要
ではない。
なお、上記の実施例では、スパイラルインダクタの上に
強磁性体i*ll!lをつけているが、スパイラルイン
ダクタに必らず、他の形状のインダクタやまた、直線状
線路を強磁性体5at−覆う場合も本発明の範囲に含ま
れる。
発明の効果 以上のように、本発明は、半導体基板上に設けられた金
属配線よりなるインダクタを強磁性体簿膜で覆うので、
単位面積あたりのインダクタンスを大きくすることがで
き、その実用的効果は大なるものがある。
【図面の簡単な説明】
第1図a、hは本発明をスパイラルインダクタンスに応
用した一実施例を示す一部切欠き斜視図および断面図、
第2図は半導体基板上のスパイラルインダクタの従来例
を示す一部切欠き斜視図である。 11・・・半導体基板、13・・・第1闇配線、14・
・・第211配線、15.17・・・層間絶縁膜、16
・・・強磁性体i1膜、1B・・・絶縁膜、19・・・
強磁性体薄膜代理人   森  本  義  仏 師1図 (itン

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に設けられた金属配線の上に強磁性体
    膜を配設した半導体集積回路。 2、半導体基板上の金属配線は、螺線形状となつている
    ことを特徴とする特許請求の範囲第1項記載の半導体集
    積回路。
JP60002891A 1985-01-10 1985-01-10 半導体集積回路 Expired - Fee Related JPH0719877B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60002891A JPH0719877B2 (ja) 1985-01-10 1985-01-10 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60002891A JPH0719877B2 (ja) 1985-01-10 1985-01-10 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS61161747A true JPS61161747A (ja) 1986-07-22
JPH0719877B2 JPH0719877B2 (ja) 1995-03-06

Family

ID=11541979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60002891A Expired - Fee Related JPH0719877B2 (ja) 1985-01-10 1985-01-10 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH0719877B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03121720U (ja) * 1990-03-23 1991-12-12
US5387551A (en) * 1992-03-04 1995-02-07 Kabushiki Kaisha Toshiba Method of manufacturing flat inductance element
US5834825A (en) * 1995-12-27 1998-11-10 Nec Corporation Semiconductor device having spiral wiring directly covered with an insulating layer containing ferromagnetic particles
US7414506B2 (en) 2003-12-22 2008-08-19 Nec Electronics Corporation Semiconductor integrated circuit and fabrication method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS434247Y1 (ja) * 1964-11-05 1968-02-23
JPS55110009A (en) * 1979-02-16 1980-08-25 Tohoku Metal Ind Ltd Inductance element
JPS56101369A (en) * 1980-01-11 1981-08-13 Sankyo Seiki Mfg Co Ltd Coil
JPS56125866A (en) * 1980-03-10 1981-10-02 Toko Inc Coil
JPS56155418U (ja) * 1980-04-18 1981-11-20

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS434247Y1 (ja) * 1964-11-05 1968-02-23
JPS55110009A (en) * 1979-02-16 1980-08-25 Tohoku Metal Ind Ltd Inductance element
JPS56101369A (en) * 1980-01-11 1981-08-13 Sankyo Seiki Mfg Co Ltd Coil
JPS56125866A (en) * 1980-03-10 1981-10-02 Toko Inc Coil
JPS56155418U (ja) * 1980-04-18 1981-11-20

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03121720U (ja) * 1990-03-23 1991-12-12
US5387551A (en) * 1992-03-04 1995-02-07 Kabushiki Kaisha Toshiba Method of manufacturing flat inductance element
US5834825A (en) * 1995-12-27 1998-11-10 Nec Corporation Semiconductor device having spiral wiring directly covered with an insulating layer containing ferromagnetic particles
US7414506B2 (en) 2003-12-22 2008-08-19 Nec Electronics Corporation Semiconductor integrated circuit and fabrication method thereof

Also Published As

Publication number Publication date
JPH0719877B2 (ja) 1995-03-06

Similar Documents

Publication Publication Date Title
EP0778593B1 (en) Method for realizing magnetic circuits in an integrated circuit
US5534727A (en) Semiconductor device
EP0413348B1 (en) Semiconductor integrated circuit
JP2954177B2 (ja) 交換手段を備える半導体装置
US7053165B2 (en) Semiconductor integrated circuit including an inductor and method of manufacturing the same
JP2002100733A (ja) 高周波集積回路装置
EP0598497B1 (en) Multi-layer lead frame for a semiconductor device
JPS60124859A (ja) 多層配線構造
JPS61161747A (ja) 半導体集積回路
JPH05190333A (ja) 重層型スパイラルインダクタ
JPH02181961A (ja) 集積回路装置
JPH0661058A (ja) 半導体集積回路装置
JPS63268297A (ja) 高周波回路
JPH0621347A (ja) 半導体装置
JP3114392B2 (ja) 薄膜形磁気誘導素子
JPS62120061A (ja) 半導体装置の製造方法
JPH10270248A (ja) スパイラルインダクタ
JP2000101025A (ja) 磁気素子を搭載した集積回路
JPH10125859A (ja) 螺旋型インダクタ
JPH07211865A (ja) インダクタ
JPH0513235A (ja) インダクタンス素子
JPH0425144A (ja) 3層tab用テープを用いた半導体装置及び3層tab用テープの製造方法
JPH0513234A (ja) インダクタンス素子
JP3128572B2 (ja) 超伝導集積回路チップ用ボンディングパッドの構造
JP2932824B2 (ja) 磁気抵抗センサ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees