JPS61160964A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS61160964A JPS61160964A JP60001625A JP162585A JPS61160964A JP S61160964 A JPS61160964 A JP S61160964A JP 60001625 A JP60001625 A JP 60001625A JP 162585 A JP162585 A JP 162585A JP S61160964 A JPS61160964 A JP S61160964A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- type
- base
- region
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
- H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にＭＯ８型集積回路
の出力部に関するものである。
の出力部に関するものである。
ＭＯ８型集積回路では出力に大電流が要求される場合に
は出力回路にバイポーラ−のトランジスタを使・用する
場合がある。バイポーラ−トランジスタを出力に使用す
る場合の従来の技術としては第４図のものがあり、これ
は第５図の工うに実現される。これはＣＭＯＳ回路の出
力回路にバイポーラ−トランジスタを使用した例を示し
である。第４図はＩＥ５図の等価回路である。第４図の
等価回路で動作ｔ−説明すると、ＭＯＳトランジスタＱ
１お工びＱｓでＣＭＯＳインバーターを構成し、これの
出力がバイポーラトランジスタＱ３にＷｃ続されている
。このような構造にすると、入力を低レベルにした場合
に出力から電流を取り出すような回路となっている。
は出力回路にバイポーラ−のトランジスタを使・用する
場合がある。バイポーラ−トランジスタを出力に使用す
る場合の従来の技術としては第４図のものがあり、これ
は第５図の工うに実現される。これはＣＭＯＳ回路の出
力回路にバイポーラ−トランジスタを使用した例を示し
である。第４図はＩＥ５図の等価回路である。第４図の
等価回路で動作ｔ−説明すると、ＭＯＳトランジスタＱ
１お工びＱｓでＣＭＯＳインバーターを構成し、これの
出力がバイポーラトランジスタＱ３にＷｃ続されている
。このような構造にすると、入力を低レベルにした場合
に出力から電流を取り出すような回路となっている。
かかる回路は第５図の工うに、Ｎ型半導体基板５０にＰ
型ンース領域５２とＰ型ドレイン領域５３とゲート電極
とを有するＰチャンネルＭＯ８）ランジスタと、Ｐウェ
ル５５に形成されたＮ型ソース領域５７とＮ型ドレイン
領域５６とゲート電極とを有するＮチャンネルＭＯＳト
ランジスタと、半導体基板５０全コレクタとし、Ｐ型ベ
ース領域５８とＮ型エミッタ例域６０とＰ型ベース電極
取出し領域５９とを有するＮＰＮバイポーラトランジス
タとで構成される。２つのゲート電極に絶縁１戻５１上
の配線で端子６２に接続さル、２つのドレイン領域５３
．５６も共にＰ型ベース電極取出し領域５９１Ｃ［絖さ
れ、半導本基板５１とＰ型ソース領域５２とが短絡され
て端子６１に接続され、Ｐウェル５５とＮ型ソース領域
５７とが短絡されて端子６３に接続され、Ｎ型エミッタ
領域６０が端子６４に接続されて、第４図の（９）路が
形成されている。
型ンース領域５２とＰ型ドレイン領域５３とゲート電極
とを有するＰチャンネルＭＯ８）ランジスタと、Ｐウェ
ル５５に形成されたＮ型ソース領域５７とＮ型ドレイン
領域５６とゲート電極とを有するＮチャンネルＭＯＳト
ランジスタと、半導体基板５０全コレクタとし、Ｐ型ベ
ース領域５８とＮ型エミッタ例域６０とＰ型ベース電極
取出し領域５９とを有するＮＰＮバイポーラトランジス
タとで構成される。２つのゲート電極に絶縁１戻５１上
の配線で端子６２に接続さル、２つのドレイン領域５３
．５６も共にＰ型ベース電極取出し領域５９１Ｃ［絖さ
れ、半導本基板５１とＰ型ソース領域５２とが短絡され
て端子６１に接続され、Ｐウェル５５とＮ型ソース領域
５７とが短絡されて端子６３に接続され、Ｎ型エミッタ
領域６０が端子６４に接続されて、第４図の（９）路が
形成されている。
〔発明が解決し工９とする問題点Ｊ
上述し友従来技術の構造では個々のトランジスタＱｒ
、Ｑｓ 、Ｑｓ ｋ分離して作るｔめに使用面積が大き
くなってしまう欠点がある。
、Ｑｓ 、Ｑｓ ｋ分離して作るｔめに使用面積が大き
くなってしまう欠点がある。
本発明に工れば、半導体基板全コレクタとするバイポー
ラトランジスタを有し、このバイポーラトランジスタの
ベースをドレインとしてこれと離間して半導体基板にソ
ース全形成したＭＯＳトランジスタ金更に備えた半導体
集積回路を得る。
ラトランジスタを有し、このバイポーラトランジスタの
ベースをドレインとしてこれと離間して半導体基板にソ
ース全形成したＭＯＳトランジスタ金更に備えた半導体
集積回路を得る。
次に、不発明について図面を参照して説明する。
＠１図お工び第２図は本発明の各実施例の断面図である
。第１図は不発明の最少のＳ成であり、Ｎ型半導体基板
１１をコレクタとしてその内容１３゜１４．１６にＰ型
ベース１６とへ型エミッタ１７とを形成したＮＰＮバイ
ポーラトランジスタを有している。Ｐチャンネルトラン
ジスタｔｒＸＰｍベース１６にドレインとし、これと離
間して形成されたＰ型領域１３をソースとじ、これらＰ
型ベース１６お工びソース１３間上に絶縁膜１２を介し
て形成したゲート電極１４とで構成されている。
。第１図は不発明の最少のＳ成であり、Ｎ型半導体基板
１１をコレクタとしてその内容１３゜１４．１６にＰ型
ベース１６とへ型エミッタ１７とを形成したＮＰＮバイ
ポーラトランジスタを有している。Ｐチャンネルトラン
ジスタｔｒＸＰｍベース１６にドレインとし、これと離
間して形成されたＰ型領域１３をソースとじ、これらＰ
型ベース１６お工びソース１３間上に絶縁膜１２を介し
て形成したゲート電極１４とで構成されている。
まｆｃ第２図はＮ型半導体基板２１をコレクタとしＰ型
ベース領域２６とＮ型エミッタ領域２７とを備えており
、Ｐ型ベース領域２６と重複してＰ型ドレイン領域２５
葡形成し、これと隅間してＰ型ノース領域２３ｔ−形成
し、ソース領域２３とドレイン領域２５間に絶縁膜２２
ｔ−介してゲート電極２４を形成してＰチャンネルＭＵ
Ｓ）ランジスタを構成している。更にＮ型エミッタ領域
２７ｔ−ソースとし、これと離間してベース領域２６円
に設け７＝ｊＮ型ドレイン領域２５ｔ″ドレインとし、
ベース領域２６とＮ型ドレイン領域２８との間に絶縁膜
２２ｉ介してゲート電極２８をゲートとするＮチャンネ
ルＭＯ８）ランジスタを構成している。
ベース領域２６とＮ型エミッタ領域２７とを備えており
、Ｐ型ベース領域２６と重複してＰ型ドレイン領域２５
葡形成し、これと隅間してＰ型ノース領域２３ｔ−形成
し、ソース領域２３とドレイン領域２５間に絶縁膜２２
ｔ−介してゲート電極２４を形成してＰチャンネルＭＵ
Ｓ）ランジスタを構成している。更にＮ型エミッタ領域
２７ｔ−ソースとし、これと離間してベース領域２６円
に設け７＝ｊＮ型ドレイン領域２５ｔ″ドレインとし、
ベース領域２６とＮ型ドレイン領域２８との間に絶縁膜
２２ｉ介してゲート電極２８をゲートとするＮチャンネ
ルＭＯ８）ランジスタを構成している。
Ｎ型ドレイン領域２８とＰ型ベース領域２６と？配線２
９で接続することＶＣよって１！３図の回路を実現して
いる。本実施例ではＰ型ドレイン領域２５はチャンネル
ストッパーの役も兼ねている。
９で接続することＶＣよって１！３図の回路を実現して
いる。本実施例ではＰ型ドレイン領域２５はチャンネル
ストッパーの役も兼ねている。
以上説明した工うに、本発明は出力トランジスタのベー
スと駆動用トランジスタのドレインを共通にすることに
より出力部分の占有面積を小さくできる。また駆動用ト
ランジスタと、出力トランジスタの配線が不要となるた
めに設計の自由度が
スと駆動用トランジスタのドレインを共通にすることに
より出力部分の占有面積を小さくできる。また駆動用ト
ランジスタと、出力トランジスタの配線が不要となるた
めに設計の自由度が
第１図は本発明の最も簡単な実施例の断面図、第２図は
本発明の実用的な実施例の断面図、第３図は第２図の等
価回路図、薦４図は従来の（、’ＭＯＢインバーターと
バイポーラトランジスタ全組合わせｔ出力回路の等価回
路図、柩５図は絹４図を実現し九半導体装置の断面図で
ある。 １１．２１．５１・・・・・・半導体基板、１３，２３
゜５２・・・・・・Ｐ型ソース領域、１４．２４・・・
・・・ゲート電極、１６，２６．５８・・・・・・ベー
ス領域、１７゜２７．６０・・・・・・エミッター領域
、２５．５３・・・・・・Ｐ型ドレイン領域、５４・・
・・・・チャンネルストッパー・ 第 ＩＴｇＪ 革 ２ｒｇＪ 茅 ５ 図
本発明の実用的な実施例の断面図、第３図は第２図の等
価回路図、薦４図は従来の（、’ＭＯＢインバーターと
バイポーラトランジスタ全組合わせｔ出力回路の等価回
路図、柩５図は絹４図を実現し九半導体装置の断面図で
ある。 １１．２１．５１・・・・・・半導体基板、１３，２３
゜５２・・・・・・Ｐ型ソース領域、１４．２４・・・
・・・ゲート電極、１６，２６．５８・・・・・・ベー
ス領域、１７゜２７．６０・・・・・・エミッター領域
、２５．５３・・・・・・Ｐ型ドレイン領域、５４・・
・・・・チャンネルストッパー・ 第 ＩＴｇＪ 革 ２ｒｇＪ 茅 ５ 図
Claims (1)
- 第１導電型の半導体基板上に少なくとも２つの第２導
電型の領域を有し、該第２導電型の領域の少なくとも１
方の内部には前記第１導電型の領域を有し、該２つの第
２導電型領域はＭＯＳトランジスタのソースおよびドレ
インとして作用し、かつ前記一方の第２導電型領域と前
記第１導電型の領域はバイポーラトランジスタの領域と
して作用していることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60001625A JPS61160964A (ja) | 1985-01-09 | 1985-01-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60001625A JPS61160964A (ja) | 1985-01-09 | 1985-01-09 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61160964A true JPS61160964A (ja) | 1986-07-21 |
Family
ID=11506713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60001625A Pending JPS61160964A (ja) | 1985-01-09 | 1985-01-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61160964A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH039876A (ja) * | 1989-06-07 | 1991-01-17 | Alps Electric Co Ltd | リボンカセット |
-
1985
- 1985-01-09 JP JP60001625A patent/JPS61160964A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH039876A (ja) * | 1989-06-07 | 1991-01-17 | Alps Electric Co Ltd | リボンカセット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61160964A (ja) | 半導体集積回路 | |
| US5168341A (en) | Bipolar-cmos integrated circuit having a structure suitable for high integration | |
| JPH0666425B2 (ja) | 複合型半導体装置 | |
| JPS62174965A (ja) | 集積回路 | |
| JPH02294063A (ja) | 半導体集積回路 | |
| KR920008922A (ko) | 일체형 바이 시모스 회로 | |
| JPS5944782B2 (ja) | 半導体集積回路 | |
| JP3071819B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPS6085623A (ja) | Ｃｍｏｓ集積回路装置 | |
| KR0131369B1 (ko) | 전력용 반도체 장치 제조방법 | |
| JPS61208864A (ja) | Ｃ−ｍｏｓ集積回路装置 | |
| JPH08172100A (ja) | 半導体装置 | |
| JPH0661478A (ja) | 半導体装置 | |
| JPH03116863A (ja) | 半導体集積回路装置 | |
| JPS6171661A (ja) | 半導体装置 | |
| JPS61208863A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH053293A (ja) | 半導体集積回路 | |
| JPS6281053A (ja) | 半導体集積回路装置 | |
| JPS6395654A (ja) | ＢｉＣＭＯＳ集積回路 | |
| JPS63151068A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JPH0567738A (ja) | 半導体集積回路装置 | |
| JPH09199718A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH118381A (ja) | 半導体装置 | |
| JPH04207068A (ja) | 複合型半導体装置 | |
| JPH0237104B2 (ja) | Handotaishusekikairo |