JPS61158244A - フアクシミリ装置 - Google Patents
フアクシミリ装置Info
- Publication number
- JPS61158244A JPS61158244A JP59276692A JP27669284A JPS61158244A JP S61158244 A JPS61158244 A JP S61158244A JP 59276692 A JP59276692 A JP 59276692A JP 27669284 A JP27669284 A JP 27669284A JP S61158244 A JPS61158244 A JP S61158244A
- Authority
- JP
- Japan
- Prior art keywords
- line
- circuit
- control
- network
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Facsimiles In General (AREA)
- Facsimile Transmission Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野］
本発明は、ディジタルデータ回線に接続されるファクシ
ミリ装置に関する。
ミリ装置に関する。
［従来の技術］
従来、ファクシミリ装置は、公衆電話網に接続されてい
たので、ディジタルデータ回線と直結できないという問
題がある。ディジタル回線と接続される場合もあること
はあるが、その場合、特定の専用回線とだけ接続される
ので、汎用性がなく、回線制御部の共通性が図れないと
いう問題がある。
たので、ディジタルデータ回線と直結できないという問
題がある。ディジタル回線と接続される場合もあること
はあるが、その場合、特定の専用回線とだけ接続される
ので、汎用性がなく、回線制御部の共通性が図れないと
いう問題がある。
［発明の目的］
本発明は、」二記従来の問題点に着目してなされたもの
で、回線交換網、パケット交換網のいずれにも容易に接
続可能なファクシミリ装置を提供することを目的とする
ものである。
で、回線交換網、パケット交換網のいずれにも容易に接
続可能なファクシミリ装置を提供することを目的とする
ものである。
［発明の実施例］
第３図は本発明を適用するファクシミリ装置の構成例を
示す図である。
示す図である。
この装置は、リーダーｌと、メモリ２と、プリンタ３と
、メイン４と、符号化／復号化回路５と、回線ｆｌｉｌ
ｌ−御部６と、コントロール線７と、画像データ線８〜
１２と、回線１３とを有するものである。
、メイン４と、符号化／復号化回路５と、回線ｆｌｉｌ
ｌ−御部６と、コントロール線７と、画像データ線８〜
１２と、回線１３とを有するものである。
次に、一般的なファクシミリの動作について説明する。
送信時は、まず、メイン４がリーダー１に起動をかけ、
読み取られた原稿の画像データはメモリ２に蓄積される
。このデータをメイン４の制御で読み出し、メイン４を
経由し、符号化／復号化回路５で符号化され、回線制御
部６の送信バッファに送られる。コントロール線７から
入力されたパラメータなどをもとに、このバッファにヘ
ッダをつけ、適当なデータ長を１フレームとして回１１
ＪｉＩ１３に送信する９回線１３の先には、ディジタル
交換網との接続装置である回線終端装置（以下、ｒＤｃ
ＥＪ という）があり、その交換網を介して相手に接続
される。
読み取られた原稿の画像データはメモリ２に蓄積される
。このデータをメイン４の制御で読み出し、メイン４を
経由し、符号化／復号化回路５で符号化され、回線制御
部６の送信バッファに送られる。コントロール線７から
入力されたパラメータなどをもとに、このバッファにヘ
ッダをつけ、適当なデータ長を１フレームとして回１１
ＪｉＩ１３に送信する９回線１３の先には、ディジタル
交換網との接続装置である回線終端装置（以下、ｒＤｃ
ＥＪ という）があり、その交換網を介して相手に接続
される。
受信時は、まず、回線１３から入力された画像データを
、回線制御部６の受信バッファに受信する。データを受
信したことをメイン４に知らせ、これにより符号化／復
号化回路５に起動をかけ。
、回線制御部６の受信バッファに受信する。データを受
信したことをメイン４に知らせ、これにより符号化／復
号化回路５に起動をかけ。
符号化された画像データな復号化し、その復号化データ
をメモリ２に書き込む。このようにして、適当な量の画
像データをメモリ２に蓄積すると、プリンタ３に起動を
かけ、画像を再生する。
をメモリ２に書き込む。このようにして、適当な量の画
像データをメモリ２に蓄積すると、プリンタ３に起動を
かけ、画像を再生する。
第１図は、本発明の一実施例を示す回路図である。
この実施例は、ハイレベルデータリンク制御（ＨＤＬＣ
と略す）ＬＳＩＩＯＩと、ＳＹＮ同期制御ＬＳＩ１０２
と、レベル変換回路１１６と、回線交換通信可能ＦＦ１
１７と、パケット交換時接続スイッチ１２０〜１２３と
、回線交換時接続スイッチ１２４〜１２９と、回線交換
通信可能時にオンとなるゲート１３０，１３１と、回線
交換回線捕捉中にオンとなるゲー）１３２，１３３と、
ＤＣＥとのインタフェース部１３４とを有する。なお、
これらの制御は、これらが接続されているマイクロプロ
セッサが行なう。
と略す）ＬＳＩＩＯＩと、ＳＹＮ同期制御ＬＳＩ１０２
と、レベル変換回路１１６と、回線交換通信可能ＦＦ１
１７と、パケット交換時接続スイッチ１２０〜１２３と
、回線交換時接続スイッチ１２４〜１２９と、回線交換
通信可能時にオンとなるゲート１３０，１３１と、回線
交換回線捕捉中にオンとなるゲー）１３２，１３３と、
ＤＣＥとのインタフェース部１３４とを有する。なお、
これらの制御は、これらが接続されているマイクロプロ
セッサが行なう。
クロック信号１０３と、セレクト信号１０４と、データ
バスＯビット１０５と、リセット信号１０６と、網から
供給される送受信クロック１０７と、受信データ線１０
８と、送信データ線１０９と、ＤＣＥ （回線終端装置
）の通信状態監視のＣＴＳ＠１１０と、ＤＣＥへ端末の
通信状態を示すＲＴＳ線１１１と、受信データ線１１２
と、送信データ線１１３と、ＤＣＨの通信状態監視のＤ
ＣＤＣＤ線番１４ＤＣＥへ端末の通信状態を示すＤＴＲ
線１１５と、通信生信号１１８と、回線捕捉中信号１１
９とが存在する。
バスＯビット１０５と、リセット信号１０６と、網から
供給される送受信クロック１０７と、受信データ線１０
８と、送信データ線１０９と、ＤＣＥ （回線終端装置
）の通信状態監視のＣＴＳ＠１１０と、ＤＣＥへ端末の
通信状態を示すＲＴＳ線１１１と、受信データ線１１２
と、送信データ線１１３と、ＤＣＨの通信状態監視のＤ
ＣＤＣＤ線番１４ＤＣＥへ端末の通信状態を示すＤＴＲ
線１１５と、通信生信号１１８と、回線捕捉中信号１１
９とが存在する。
第２図、第３図はパケット交換、回線交換の通信状態を
示す図である。
示す図である。
次に、−ｈ記実施例の動作について説明する。
まず、パケット交換の場合を考える。
この場合はＨＤＬＣ手順のみ使用するので、パケット交
換時接続スイッチ１２０〜１２３のみオンしておき、Ｓ
ＹＮ同期制御ＬＳ１１０２は制御しない。インタフェー
ス１３４がＤＣＥとの接続を行ない、レベル変換回路１
１６がＴＴＬレベルに変換する。送受信クロック１０７
を、ＨＤＬＣ制御ＬＳＩｌ０Ｉの送受信クロックビンに
入力する。
換時接続スイッチ１２０〜１２３のみオンしておき、Ｓ
ＹＮ同期制御ＬＳ１１０２は制御しない。インタフェー
ス１３４がＤＣＥとの接続を行ない、レベル変換回路１
１６がＴＴＬレベルに変換する。送受信クロック１０７
を、ＨＤＬＣ制御ＬＳＩｌ０Ｉの送受信クロックビンに
入力する。
極性を合わせるインバータを経由して受信データ線１０
８からＨＤＬＣ制御回路１０１の受信ビンに、網からの
受信データを入力すると、フレームフォーマットに従い
データを読み取る。送信データ１０９は、送信ビンから
、極性合わせのインバータと、レベル変換回路１１６と
、ＤＣＥインタフェース１３４とを経て、網に送信され
る。
８からＨＤＬＣ制御回路１０１の受信ビンに、網からの
受信データを入力すると、フレームフォーマットに従い
データを読み取る。送信データ１０９は、送信ビンから
、極性合わせのインバータと、レベル変換回路１１６と
、ＤＣＥインタフェース１３４とを経て、網に送信され
る。
ＤＣＥからのＩ線１４０は、通信状態を示す信号であり
、オン（通信可能状態を示す）の時にレベル変換回路１
１６と極性合わせのインバータとを経由してＣＴＳ線１
１０に接続され、ＨＤＬＣ制御ＬＳｌ［ｌＯｌの受信デ
ータの制御ピンに接続ごれ、このＣＴＳ線が「０」とな
り、受信データ線１０８のデータを受は取る。
、オン（通信可能状態を示す）の時にレベル変換回路１
１６と極性合わせのインバータとを経由してＣＴＳ線１
１０に接続され、ＨＤＬＣ制御ＬＳｌ［ｌＯｌの受信デ
ータの制御ピンに接続ごれ、このＣＴＳ線が「０」とな
り、受信データ線１０８のデータを受は取る。
一方、Ｉ！１４０がオフ（通信不可能状態を示す）にな
ると、ＣＴＳ線がｒｌＪになり、エラーとして割り込み
を発生する。この端末の通信可能状態を示すＣ線１４１
は、ＲＴＳ線１１１と極性合わせのインバータとを通り
、レベル変換回路１１６に入り、ＤＣＥインタフェース
１３４を経由してＤＣＥに送信される。
ると、ＣＴＳ線がｒｌＪになり、エラーとして割り込み
を発生する。この端末の通信可能状態を示すＣ線１４１
は、ＲＴＳ線１１１と極性合わせのインバータとを通り
、レベル変換回路１１６に入り、ＤＣＥインタフェース
１３４を経由してＤＣＥに送信される。
端末が通信可能状ｔｆ＋である場合には、ＲＴＳ線１１
１を「０」にし、通信不可能の場合には、「１」にする
。これによって、Ｃ線をオンまたはオフにすることがで
きる。また、Ｉ線１４０は、インバータを通り、ＳＹＮ
同期ＬＳ１１０２のＤＣＤ１１４に入力されるが、プロ
グラムで起動をかけていないので何ら影響はない。これ
らの関係を第２図に示しである。
１を「０」にし、通信不可能の場合には、「１」にする
。これによって、Ｃ線をオンまたはオフにすることがで
きる。また、Ｉ線１４０は、インバータを通り、ＳＹＮ
同期ＬＳ１１０２のＤＣＤ１１４に入力されるが、プロ
グラムで起動をかけていないので何ら影響はない。これ
らの関係を第２図に示しである。
次に、回線交換網に接続する場合を考える。
スイッチ１２０〜１２３をオフし、スイッチ１２４〜１
２９をオンにする。送受信クロック１０７から送受信ク
ロックが入力され、ＳＹＮ同期制御ＬＳＩ１０２の送受
信クロックピンに接続され、送受信速度を決める。リセ
ント信号１０６は、電源立」二げ時に「０」となり、回
線交換通信可能ＦＦ１１７をリセッｉ・しておく。
２９をオンにする。送受信クロック１０７から送受信ク
ロックが入力され、ＳＹＮ同期制御ＬＳＩ１０２の送受
信クロックピンに接続され、送受信速度を決める。リセ
ント信号１０６は、電源立」二げ時に「０」となり、回
線交換通信可能ＦＦ１１７をリセッｉ・しておく。
そこで、回線捕捉生信号１１９がｒｌＪになるので、ゲ
ート１３２がオンし、通信生信号１１８が「０」になる
ので、ゲー）１３０がオフする。
ート１３２がオンし、通信生信号１１８が「０」になる
ので、ゲー）１３０がオフする。
したがって、受信データは、ＨＤＬＣ制御ＬＳ１１０１
に入らずに、受信データ線１１２を通ってＳＹＮ同期制
御ＬＳ１１０２に入力される。
に入らずに、受信データ線１１２を通ってＳＹＮ同期制
御ＬＳ１１０２に入力される。
同様に、ゲート１３３がオンしゲー１−１３１がオフし
ている。したがって、この端末からの送信データは、Ｓ
ＹＮ同期制御ＬＳＩ１０２に書き込むことによって、送
信データ冊３．スイッチ１２９を通ってレベル変換回路
１１６を介し、ＤＣＥインタフェース１３４に送信され
る。
ている。したがって、この端末からの送信データは、Ｓ
ＹＮ同期制御ＬＳＩ１０２に書き込むことによって、送
信データ冊３．スイッチ１２９を通ってレベル変換回路
１１６を介し、ＤＣＥインタフェース１３４に送信され
る。
Ｉ線１４０は、スイッチ１２６を通ってＨＤＬＣ制御Ｌ
Ｓ１１０１のＣＴＳ線１１０に入力され、また、インバ
ータを通った後、ＳＹＮ同期制御ＬＳ１１０２のＤＣＤ
線１１４にも入力される。
Ｓ１１０１のＣＴＳ線１１０に入力され、また、インバ
ータを通った後、ＳＹＮ同期制御ＬＳ１１０２のＤＣＤ
線１１４にも入力される。
回線交換網の回線捕捉時は、ＳＹＮ同期制御し５１１０
２でデータを受信しているために、後者のみソフト的に
有効としておき、回線交換網手順に従い■ｖｉ１４０が
オフの時レベル変換回路１１６、インへ−夕を通りＤＣ
Ｄ線１１４が「０」の時に受信有効とする。
２でデータを受信しているために、後者のみソフト的に
有効としておき、回線交換網手順に従い■ｖｉ１４０が
オフの時レベル変換回路１１６、インへ−夕を通りＤＣ
Ｄ線１１４が「０」の時に受信有効とする。
ＤＴＲ線１１５は、レディ状態を示すために、「１」を
送信し、また発呼要求を示すために「０」を送信するこ
とによって、レベル変換回路１１６を通りＣ線１４１を
各々オフ、オンとすることができる。
送信し、また発呼要求を示すために「０」を送信するこ
とによって、レベル変換回路１１６を通りＣ線１４１を
各々オフ、オンとすることができる。
回線交換網手順の一連の動作を行なうことによって所望
の回線が捕捉されると、網側のＩ線１４０がオンとなり
、ＤＣＥインタフェース１３４゜レベル変換回路１１６
．インバータを経由して、ＳＹＮ同期制御ＬＳ１１０２
のＤＣＤ線１１４にｒｌＪか入力される。この変化を検
出することによって、通信可能状態を検知する。
の回線が捕捉されると、網側のＩ線１４０がオンとなり
、ＤＣＥインタフェース１３４゜レベル変換回路１１６
．インバータを経由して、ＳＹＮ同期制御ＬＳ１１０２
のＤＣＤ線１１４にｒｌＪか入力される。この変化を検
出することによって、通信可能状態を検知する。
これによりマイクロプロセッサが、セレクト信号１０４
を「０」にし、データバス０を「１」にすることによっ
て、クロック１０３が立ち土かり、この立上がりタイミ
ングで通信可能ＦＦｌｌ７はセットされる。
を「０」にし、データバス０を「１」にすることによっ
て、クロック１０３が立ち土かり、この立上がりタイミ
ングで通信可能ＦＦｌｌ７はセットされる。
ここで回線捕捉生信号１１９がｒＯＪになるので、ゲー
）１３２’、１３３はオフされ、また通信生信号１１８
が「１」になるので、ゲート１３０．１３１はオンにな
る。したがって、データの送受信は、ＨＤＬＣ制御ＬＳ
Ｉｌ０Ｉに切り替わる。
）１３２’、１３３はオフされ、また通信生信号１１８
が「１」になるので、ゲート１３０．１３１はオンにな
る。したがって、データの送受信は、ＨＤＬＣ制御ＬＳ
Ｉｌ０Ｉに切り替わる。
このようにすることによって、通信可能の後、網から送
られてくるＨＤ ＬＣ手順のデータを受信し、また送信
することが可能となる。■線の制御は、ンフト的にＨＤ
ＬＣ制御ＬＳＩｌ０Ｉに切り替えることでＣＴＳ線１１
０の「１」への変化を検出し、データバスＯにｒＯＪを
セットし、再度、回線交換通信可能ＦＦ１１７なリセッ
トし、送受信データ回線をＳＹＮ同期制御ＬＳＩ２に戻
し、次の回線捕捉に備えることにする。
られてくるＨＤ ＬＣ手順のデータを受信し、また送信
することが可能となる。■線の制御は、ンフト的にＨＤ
ＬＣ制御ＬＳＩｌ０Ｉに切り替えることでＣＴＳ線１１
０の「１」への変化を検出し、データバスＯにｒＯＪを
セットし、再度、回線交換通信可能ＦＦ１１７なリセッ
トし、送受信データ回線をＳＹＮ同期制御ＬＳＩ２に戻
し、次の回線捕捉に備えることにする。
回線制御部の基板パターンは共通であり、各々の網に対
応したＲＯＭを載せるか、またはＲＯＭは共通でソフト
的に網を識別するハードスイッチを用意しておく等種々
考えられる。
応したＲＯＭを載せるか、またはＲＯＭは共通でソフト
的に網を識別するハードスイッチを用意しておく等種々
考えられる。
−１二記のように、ＨＤＬＣ制御ＬＳＩとＳＹＮ同期制
御ＬＳＩとをスイッチで切り替えることによって、パケ
ット交換網、回線交換網の両方式に自由に接続替えがで
きる。
御ＬＳＩとをスイッチで切り替えることによって、パケ
ット交換網、回線交換網の両方式に自由に接続替えがで
きる。
現在、ＨＤＬＣ、ＳＹＮ同期両制御を１個で行なうＬＳ
Ｉもあるが、価格も高く、ＬＳＩの制御コマンドが全く
異なるため、既にどちらかの網対応に設計したソフトウ
ェアが全く作り直しとなり、さらに障害が起きた時、切
り分けも複雑となる。また、パケット交換網のみ接続の
時も高価なＬＳＩを使用することになるが、２個のＬＳ
Ｉで構成する時は、ＨＤＬＣ制御ＬＳＩのみ搭載すれば
よく経済的である。
Ｉもあるが、価格も高く、ＬＳＩの制御コマンドが全く
異なるため、既にどちらかの網対応に設計したソフトウ
ェアが全く作り直しとなり、さらに障害が起きた時、切
り分けも複雑となる。また、パケット交換網のみ接続の
時も高価なＬＳＩを使用することになるが、２個のＬＳ
Ｉで構成する時は、ＨＤＬＣ制御ＬＳＩのみ搭載すれば
よく経済的である。
［発明の効果］
本発明によれば、回線交換網、パケット交換網一−Ｉ線
、１４１−−−Ｃ線。
、１４１−−−Ｃ線。
のいずれにも容易に切替接続できるという効果を有する
。
。
第１図は、本発明の−・実施例を示す回路図である。
第２図は、パケット変換の通信状ｉｔを示す図である。
第３図は１回線交換の通信状態を示す図である。
第４図は、回線交換の通信状態を示す図である。
１０１−−ＨＤＬＣ制御ＬＳ１．１０２−−−３ＹＮ同
期制御ＬＳＩ、ｌ ０７−−−送受信クロツク、１０８
，１１２−−一受信データ線、１０９．１１３−−一送
信データ線、１１０，１１４−−−Ｉ線、１１１ 、１
１５−−−Ｃ線、１１７一−−回線交換網通信可ＦＦ、
１３０〜１３３−ｍ−送受信データ線切り替えゲート、
１４０＝゛ 特許出願人 キャノン株式会社ｚＬＩ
−７ＬＬ。 ｏＯｏ。 浸
期制御ＬＳＩ、ｌ ０７−−−送受信クロツク、１０８
，１１２−−一受信データ線、１０９．１１３−−一送
信データ線、１１０，１１４−−−Ｉ線、１１１ 、１
１５−−−Ｃ線、１１７一−−回線交換網通信可ＦＦ、
１３０〜１３３−ｍ−送受信データ線切り替えゲート、
１４０＝゛ 特許出願人 キャノン株式会社ｚＬＩ
−７ＬＬ。 ｏＯｏ。 浸
Claims (3)
- （１）ディジタルデータ回線網に接続される端末におい
て、 ハイレベルデータリンク制御回路のＬＳＩと；ＳＹＮ同
期制御回路のＬＳＩと： を有することを特徴とするファクシミリ装置。 - （２）特許請求の範囲第１項において、 通信可能状態を検出したときに、前記ＳＹＮ同期制御回
路の送信線、受信線を、前記ハイレベルデータリンク制
御回路の送信線、受信線に切り替え、一方、復旧要求状
態を検出したときに、前記ハイレベルデータリンク制御
回路の送信線、受信線を前記ＳＹＮ同期制御回路の送信
線、受信線に切り替える切り替え手段を有することを特
徴とするファクシミリ装置。 - （３）特許請求の範囲第２項において、 前記切り替え手段は、スイッチの切り替え、ＲＯＭ交換
のうち少なくとも１つによって回線交換網、パケット交
換網に接続可能であることを特徴とするファクシミリ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276692A JPS61158244A (ja) | 1984-12-29 | 1984-12-29 | フアクシミリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276692A JPS61158244A (ja) | 1984-12-29 | 1984-12-29 | フアクシミリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61158244A true JPS61158244A (ja) | 1986-07-17 |
Family
ID=17572993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59276692A Pending JPS61158244A (ja) | 1984-12-29 | 1984-12-29 | フアクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61158244A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102196A (en) * | 1988-08-31 | 1992-04-07 | Kokuyo Co., Ltd. | Chair provided with a backrest |
| US5208806A (en) * | 1989-11-17 | 1993-05-04 | Fujitsu Limited | Isdn terminal equipment operating with circuit switching mode and packet switching mode |
| US5361374A (en) * | 1988-05-06 | 1994-11-01 | Hitachi, Ltd. | Integrated data processor having mode control register for controlling operation mode of serial communication unit |
| JP2002355140A (ja) * | 2001-05-30 | 2002-12-10 | Okamura Corp | 椅子における背凭れ構造 |
-
1984
- 1984-12-29 JP JP59276692A patent/JPS61158244A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5361374A (en) * | 1988-05-06 | 1994-11-01 | Hitachi, Ltd. | Integrated data processor having mode control register for controlling operation mode of serial communication unit |
| US5102196A (en) * | 1988-08-31 | 1992-04-07 | Kokuyo Co., Ltd. | Chair provided with a backrest |
| US5208806A (en) * | 1989-11-17 | 1993-05-04 | Fujitsu Limited | Isdn terminal equipment operating with circuit switching mode and packet switching mode |
| JP2002355140A (ja) * | 2001-05-30 | 2002-12-10 | Okamura Corp | 椅子における背凭れ構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218969B1 (en) | Universal serial bus to parallel bus signal converter and method of conversion | |
| JPS61158244A (ja) | フアクシミリ装置 | |
| US5257117A (en) | Computer-facsimile system having separately a sending device and a receiving device | |
| JPS6158063B2 (ja) | ||
| JPS61164377A (ja) | 符号，復号方式 | |
| JP3288455B2 (ja) | ファクシミリ装置 | |
| US20150171993A1 (en) | Electrical apparatus, control device and communication method | |
| JP2623816B2 (ja) | 信号伝送方式 | |
| JPH0773286B2 (ja) | データ伝送方法 | |
| JP3131263B2 (ja) | 画像通信装置及び画像通信方法 | |
| JPH06103898B2 (ja) | シリアル伝送のための機能を利用したパラレル伝送方法 | |
| JP3266950B2 (ja) | ファクシミリ装置 | |
| JP2904976B2 (ja) | 伝送路冗長制御方式 | |
| JP3006696B2 (ja) | ファクシミリ伝送制御方式 | |
| JPH0246147Y2 (ja) | ||
| JP2576429B2 (ja) | ファクシミリ装置 | |
| JP3068701U (ja) | プリンタ装置 | |
| KR910000700B1 (ko) | 데이터전송방법 및 그 데이터전송장치 | |
| JPH11177654A (ja) | データ送受信方法 | |
| JPS62180675A (ja) | フアクシミリ変換装置 | |
| JP2696925B2 (ja) | 静止画通信端末 | |
| JP2656048B2 (ja) | データ通信装置 | |
| JP2000101679A (ja) | データ通信方法およびシステム | |
| JPS63238766A (ja) | フアクシミリ装置 | |
| JPS59135561A (ja) | 回線制御信号検出，送信回路 |