JP2904976B2 - 伝送路冗長制御方式 - Google Patents

伝送路冗長制御方式

Info

Publication number
JP2904976B2
JP2904976B2 JP30318591A JP30318591A JP2904976B2 JP 2904976 B2 JP2904976 B2 JP 2904976B2 JP 30318591 A JP30318591 A JP 30318591A JP 30318591 A JP30318591 A JP 30318591A JP 2904976 B2 JP2904976 B2 JP 2904976B2
Authority
JP
Japan
Prior art keywords
transmission
transmission frame
medium
signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30318591A
Other languages
English (en)
Other versions
JPH05145528A (ja
Inventor
裕司 住田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30318591A priority Critical patent/JP2904976B2/ja
Publication of JPH05145528A publication Critical patent/JPH05145528A/ja
Application granted granted Critical
Publication of JP2904976B2 publication Critical patent/JP2904976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、鉄鋼、紙、石油化学等
の一般産業や電力、上下水道、ゴミ処理等の公共分野に
おける分散制御システムの各ステーションを接続するL
ANに使用される伝送路(メディア)の冗長制御の伝送
路冗長制御方式のうち、特に、当該二以上伝送路を介し
て伝送される伝送フレームのうち良質な伝送フレームを
選択する伝送路冗長制御方式に関する。
【0002】
【従来の技術】上記LANに使用される伝送路冗長制御
方式として、従来、図10に示す方式がある。
【0003】同図において、冗長化された伝送路(以
下、メディアという。)毎に独立して伝送制御を実行す
るため、ステーション101は、メディアAと送受信制
御するモデム103aと当該モデム103aのアクセス
を制御するトークンパッシングバスコントローラ(以
下、TBCという。)105aと当該TBC105aへ
の伝送制御指令を行うCPU107を備えている。同様
にステーション101は、メディアBの送受信制御等の
ためにモデム103b、TBC105bを備えている。
上記CPU107は、通常、メディアA,Bに対する送
受信の場合にTBL105a,105bを個々に伝送制
御し、TBC105aまたはTBC105bのうち、T
BC105aに異常が発生するとTBC105bを使用
してメディアBより伝送制御する。
【0004】上記伝送制御方式は、TBC105aおよ
びTBC105bの2つを備えてシステムの価格の上昇
を招くおそれがあり、また、CPU107によりTBC
105a系およびTBC105b系の異なった情報転送
を制御するため、CPU107の処理が煩雑になり易
い。更に、メディアAとメディアBとが異なる情報転送
を実行している場合、例えば、メディアAに異常が発生
すると情報転送量が半分になり、システムの処理能力の
低下を招くおそれがあった。
【0005】その対策として考案されたのが図11に示
す特開昭58−62949である。
【0006】上記特開昭58−62949は、図10の
制御方式に比べてTBC105a,105bを1つのT
BC113の構成にして、送信の場合にはCPU115
からTBC113、モデム111a,111bを介して
メディアA,Bに伝送フレームを送信する。一方、受信
の場合、CPU115は、切換えスイッチ117をモデ
ム111aまたはモデム111bに切換えてメディアA
またはメディアBから伝送される伝送フレームを受信す
る。例えば、メディアAから受信している場合に当該メ
ディアAに異常が発生するとCPU115は、切換えス
イッチ117をモデム111bに切換えてメディアBか
ら伝送フレームを受信するのであるが、瞬時にスイッチ
117を切換えるのが容易ではなかった。
【0007】
【発明が解決しようとする課題】しかしながら、上記特
開昭58−62949は、例えば、メディアAから伝送
フレームを受信中に当該メディアAに異常信号が流れる
とCPU115により切換えスイッチ113をモデム1
11b側に切換えるのであるが、CPU115がプログ
ラム制御により切換え制御を実行しているため、切換え
スイッチ117をモデム111b側に切換える処理が遅
延して、エラー受信になるため、伝送フレームの再送信
を行なうことにより、処理効率の低下を招来する問題が
あった。
【0008】本発明は、このような従来の課題を解決す
るためになされたものであり、その目的は、システムの
機構を煩雑にすることなく、伝送路から伝送される伝送
フレームのうち良質な伝送フレームを選択することによ
り、信頼性の高いデータを供給可能にしてシステムの信
頼性を向上する伝送路冗長制御方式を提供することにあ
る。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、二以上の伝送路と、この二以上の伝送路
のうち一方の伝送路より伝送フレームを受信してから他
方の伝送路より伝送フレームを受信するまでのタイミン
グを取るタイミング取得手段と、このタイミング取得手
段により受信した伝送フレームのデータの有無を検出す
るデータ有無検出手段と、前記タイミング取得手段によ
り受信した伝送フレームのデータの解読不可を検出する
検出手段と、前記二以上の伝送路に1対1に対応して設
けられ、当該伝送路から伝送される伝送フレームのデー
タをビット毎にシフトしながら記憶するバッファと、こ
のバッファから出力されるビット毎のデータの良否を前
記データ有無検出手段および前記検出手段により判定し
て前記二以上の伝送路から伝送される伝送フレームを選
択する伝送フレーム選択手段と、を備えたことを要旨と
する。
【0010】
【作用】上述の如く構成すれば、タイミング取得手段に
より二以上のうち一方の伝送路より伝送フレームを受信
してから他方の伝送路より伝送フレームを受信するまで
のタイミングを取る。このタイミングが取られて受信し
た伝送フレームのデータの有無をデータ有無検出手段に
より検出する。また、前記タイミング取得手段により受
信した伝送フレームのデータの解読不可を検出手段によ
り検出する。このような手段を具備して、二以上の伝送
路に1対1に対応して設けられたバッファから出力され
る伝送フレームのデータを1ビット毎に前記データ有無
検出手段および前記検出手段によりデータの良否を選択
するので、信頼性の高いデータを供給可能にしてシステ
ムの信頼性を向上できる。
【0011】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
【0012】図1は本発明の伝送路冗長制御方式に係る
一実施例の構成を示すブロック図である。
【0013】同図において、冗長化された伝送路(以
下、メディアという。)毎に独立して伝送制御を実行す
るため、ステーション1は、メディアAに接続されてい
るモデム(MODEM)3aおよびメディアBに接続さ
れているモデム(MODEM)3bを備えている。上記
モデム3aは、メディアAとの伝送制御を実行るもので
あり、当該メディアAから受信される伝送フレームを待
ち合わせ器5に出力し、後述するトークパッシングバス
コントローラ(以下、TBCという。)13から出力さ
れる伝送フレームをメディアAに送信する。同様に、モ
デム3bは、メディアBから受信される伝送フレームを
待ち合わせ器5に出力し、TBC13から出力される伝
送フレームをメディアBに送信する。
【0014】待ち合わせ器5は、メディアAまたはメデ
ィアBのうち、一方のメディアから伝送フレームを受信
するとリセット信号(RST)およびWAITING信
号を立ち上げて後述する弾性バッファ7a,7bに出力
する。そして、他方のメディアから伝送フレームを受信
すると待ち合わせ器5は、オープン(OPEN)信号お
よびVALIDA信号、VALIDB信号を立ち上げて
後述する判定選択器11に出力する。
【0015】弾性バッファ7aはエラスティックバッフ
ァ(ELASTIC BUFFER)とも呼ばれるシフ
トレジスタであり、モデム3aから入力されるメディア
Aより受信される伝送フレームを入力して、後述するバ
ッド信号カウンタ9aおよび判定選択器11に出力す
る。弾性バッファ7bも弾性バッファ7aと同様にメデ
ィアBから受信される伝送フレームを後述するバッド信
号カウンタ9bおよび判定選択器11に出力する。
【0016】バッド信号カウンタ9a,9bは弾力バッ
ファ7a,7bに接続され、後述の図4に示されるバッ
ド信号のエンコード値を検出するとカウンタを1つ進め
るように機能し、また待ち合わせ器5から出力されるR
ST信号にてカウンタをクリアする。このカウンタのカ
ウント値は判定選択器11に出力される。
【0017】判定選択器11は、メディアAまたはメデ
ィアBから伝送される伝送フレームのデータを比較し
て、良好なデータを選択するものであり、待ち合わせ器
5からのVALID信号、WAITING信号とバッド
信号カウンタ9a,9bおよび弾性バッファ7a,7b
に基づいて選択する。
【0018】TBC13は、モデム3a,3bを介して
メディアAおよびメディアBに伝送フレームの送信と判
定選択器11から入力されるRXSYMnの受信とを制
御する。
【0019】CPU15は、ステーション1全体の制御
およびメディアA,Bに送信する伝送フレームの作成、
メディアA,Bから受信される伝送フレームの受信等を
制御する。
【0020】次にLAN上の各ステーション間で授受さ
れる伝送フレーム17を図2に示す。
【0021】上記伝送フレームのPREAMBLEはモ
デム3a,3bに対して受信クロック(RXCLK)と
受信レベルを調整するためのもので、これに続いてフレ
ームの開始を示すSD(スタートデリミタ)、フレーム
のタイプを決定するFC(フレームコントロール)、フ
レームを受信するアドレスを示したDA(ディスティネ
ーションアドレス)、フレームの送出ステーションを示
すSA(ソースアドレス)、フレーム中のデータを示す
Data、フレームのチェックをするFCS(フレーム
チェックシーケンス)、およびフレームの最後を示すE
D(エンドデリミタ)から構成される。
【0022】メディアA,Bに伝送される伝送フレーム
は、メディアAとメディアBの距離の違いにより、ある
ステーションから出力された信号はLAN上の別のある
ステーションに到着するときに図3に示されるような複
数のタイプで受信される。この図3で、タイプAはメデ
ィアAとメディアBで同時に到着、タイプBはメディア
Aの方がメディアBより先に到着、またタイプCはメデ
ィアBの方がメディアAより先に到着したことを示すも
のである。なお、残りのタイプDはメディアAのみ信号
が流れた場合、また、タイプEはメディアBのみに信号
が流れた場合を示す。
【0023】メディアAおよびメディアBに伝送される
伝送フレームの受信は、メディアA、メディアBともに
モデム3a,3bを介してRXSYM0,RXSYM
1,RXSYM2の3本の信号線と受信クロックである
RXCLKがモデム3a,3bからシリアルに出力され
る。上記モデム3a,3bから出力される3本の信号線
RXSYM0〜RXSYM2の値を図4に示す。
【0024】上記RXSYM0〜RXSYM2の全てが
「0」の場合は転送フレーム17のDataが「0」で
あり、RXSYM0が「1」でRXSYM0,1が
「0」の場合はDataが「1」である。モデム3a,
3bによりDataが解読不可の場合は、RXSYM1
が「1」にRXSYM2が「0」になる。伝送フレーム
17のDataがノンデータの場合は、RXSYM1が
「0」にRXSYM2が「1」になり、伝送フレーム1
7を受信しない場合にはRXSYM1,RXSYM2が
共に「1」である。
【0025】次に待ち合わせ器5を図5の回路図を用い
て説明する。
【0026】同図において、SD検出回路19aは、メ
ディアAから伝送される伝送フレーム17にセットされ
ているSDを検出するとリセット(RST)信号をオア
(OR)回路21およびDフリップフロップ23のD入
力端子、クロック入力端子に出力する。
【0027】SD検出回路19bは、メディアBから伝
送される伝送フレーム17にセットされているSDを検
出するとリセット(RST)信号をオア(OR)回路2
1およびDフリップフロップ25のD入力端子、クロッ
ク入力端子に出力する。
【0028】診断タイマ27は、SD検出回路19aま
たはSD検出回路19bにより伝送フレーム17のSD
が検出されると他方のメディアの伝送フレーム17のS
Dを検出するまでの許容時間を決定するものである。仮
に、他方のメディアの伝送フレーム17のSDが許容時
間まで検出されなければメディア断線、ハードウェア故
障を検出することになる。また、診断タイマ27は、ア
ンド(AND)回路29に接続され、タイマアウトにな
るとオア回路31の入力端子をハイレベルにする。更
に、診断タイマ27は、遅延回路33に接続され当該遅
延回路33によりリセット(RST)される。
【0029】カウンタ35は、R入力端子にアンド回路
37が接続され、クロック(CK)入力端子にオア回路
31が接続されている。また、カウンタ35は、RXS
YM0出力端子がオア回路39に接続され、RXSYM
1出力端子が立上り検出器41、弾性バッファ7a,7
bおよびバッド信号カウンタ9a,9bに接続され、R
XSYM2出力端子が立上り検出器43、アンド回路3
7、診断タイマ27、オア回路39、およびDフリップ
フロップ45,47に接続されている。
【0030】弾性バッファ7a,7bを図6の回路図を
用いて説明する。
【0031】同図に示されるように受信クロックRXC
LKの変化の度に8ビットのシフトレジスタ49とN個
のフリップフロップから構成されるシフトレジスタ51
へRXSYMnを入力させるようにして、同時にRXC
LKをカウントアップして0,1,2,……nのエンコ
ード値を得る。この得たエンコード値をnビットカウン
タ/エンコーダ(以下、カウンタという。)53へ入力
させる。このカウンタ53のカウントアップ値はRS
T,OPEN信号で制御されRSTの入力でカウント値
はクリアされ、OPEN信号が発生するまでの間RXC
LKのタイミングでカウンタは進みOPEN信号が入力
されるとFF(フリップフロップ)55とAND回路5
7によりカウントアップは停止するよう制御される。O
PEN信号が入力されたときのカウンタ53の出力状態
によりシフトレジスタの段数が決定されオア回路59、
アンド回路61を経由してRXSYMnが出力される。
【0032】判断選択器11を図7の回路図を用いて説
明する。
【0033】上記判断選択器11は、弾性バッファ7
a,7bから出力されるメディアAとメディアBのRX
SYMn信号を選択し、または待ち合わせ中のサイレン
スエンコーダ値を出力するものである。
【0034】上記サイレンスエンコード値は、サイレン
スパターン器63から出力され、待ち合わせ器5から出
力されるWAITING信号が有効(TRUE)を示す
ときGATE65が開となり出力される。
【0035】優先度選択回路67は、待ち合わせ器5か
ら出力されるVALIDA信号,VALIDB信号を排
他的論理和69とアンド回路71a,71bを介して、
当該VALIDA信号,VALIDB信号により一方が
有効(TRUE)で、他方が無効(FALSE)のと
き、メディアAまたはメディアBの1つを有効とする信
号を作り出力する。
【0036】また、優先度選択回路67は、BADサイ
レンス出力検出回路73、排他的論理和77およびアン
ド回路79aに接続されて、メディアAから伝送される
伝送フレームのDataが図4に示したバッドシグナル
またはサイレンスで、他方の系が検出されないとメディ
アAまたはメディアBの1つを有効とする信号が入力さ
れる。
【0037】更に、優先度選択回路67は比較器81に
接続され、メディアAとメディアBとのRXSYMnを
比較して一致しているときメディアAのRXSYMnを
選択されて入力される。
【0038】また、優先度選択回路67は比較器83、
否定回路85に接続され、バッド信号カウンタ9a,9
bの出力値を比較してメディアBがメディアAよりも大
きいときメディアAを選択する信号を作る。
【0039】以上の構成を備えた判定選択器11は、以
下に示す判定を行う。
【0040】優先度選択回路67には,,,の
4つが入力されるが、これらの入力値は互いに矛盾して
いることがある。このため次に示される順位をもって指
定されたメディアAまたはメディアBを決定するように
している。
【0041】 入力>入力>入力>入力 高い<−−− 優先度 −−−>低い 次に本実施例の作用を図8(a),(b)および図9の
タイムチャートを用いて説明する。
【0042】まず、システムの起動後、メディアAから
伝送フレーム17aがモデム3aを介して伝送されると
待ち合わせ器5は、SD検出回路19aにより当該伝送
フレーム17aのSDを検出するとリセット(RST)
信号およびWAITING信号を立上げる(図8
(a))。また、メディアBからモデム3bを介して伝
送フレーム17bが伝送されると待ち合わせ器5は、S
D検出回路19bによりOPEN信号、VALIDA信
号およびVALIDB信号を立上げて、WAITING
信号を立ち上げる(同図(a))。
【0043】一方、メディアAから伝送フレーム17a
が伝送されてメディアBから伝送フレームが伝送されな
い場合、待ち合わせ器5は、RST信号およびWAIT
ING信号が立ち上がり、診断タイマ27のタイムアウ
トt2 後にOPEN信号およびVALIDA信号が立ち
上がる(図8(b))。
【0044】以上がメディアBよりメディアAからの伝
送フレームが先に到着した場合を図9(I)に示し、逆
にメディアAよりメディアBからの伝送フレームが先に
到着した場合を図9(II) に示す。更に、メディアAか
らのみ伝送フレームを受信した場合を同図(III )に示
す。
【0045】なお、診断タイマ27の時間はメディアA
とメディアBの距離差で許される時間により決まり、本
実施例では5μsの時間である。
【0046】上記待ち合わせ器5から出力されるRST
信号および弾性バッファ7a,7bにより判定選択器1
1は、以下に示す判定を行う。
【0047】a.待ち合わせ器5から得られるVALI
DA信号またはVALIDB信号が有効でないことを示
すなら無条件に有効なメディアのRXSYMnを選択す
る。
【0048】b.弾力バッファ7aから出力されるRX
SYMnが“0”、“1”またはノンデータのエンコー
ド値で、かつ弾力バッファ7bの出力がバッドまたはサ
イレンスのエンコード値を示すときは弾力バッファ7a
のRXSYMn出力を選択する。
【0049】c.弾力バッファ7bから出力されるRX
SYMnが“0”、“1”またはノンデータのエンコー
ド値で、かつ弾力バッファ7aの出力がバッドまたはサ
イレンスのエンコード値を示すときは弾力バッファ7b
のRXSYMn出力を選択する。
【0050】d.弾力バッファ7aおよび弾力バッファ
7bともにバッドおよびサイレンスのエンコード値を含
まないで同じエンコード値を示す場合は予めとり決めて
おいたバッファのRXSYMn出力を選択する。
【0051】e.弾力バッファ7aおよびバッファ7b
共にバッドおよびサイレンスのエンコード値を含まない
で異なるエンコード値(弾力バッファ7aは“0”、弾
力バッファ7bは“1”のように)を示す場合は、バッ
ド信号カウンタ9aとバッド信号カウンタ9bのカウン
タ出力値の比較により小さい方の系のRXSYMn出力
を選択する。
【0052】選択したRXSYMn信号を判定選択器1
1はTBC13に出力する。
【0053】以上の説明のように本発明は、メディアA
とメディアBに伝送される伝送フレームのうち後に伝送
される伝送フレームに同期を取るように最初に伝送され
る伝送フレームをnビット遅延させるようにして待ち合
わせ、待ち合わせができたら両方のメディアの信号を比
較して良いほうのものを受信クロック単位(ビット単
位)に選択するように作用してTBC13への入力信号
を決定する。
【0054】これにより、TBC13が1個で済みシス
テムが安価になる。
【0055】フレーム単位にメディアを選択するのでは
なく、受信クロック単位(ビット単位)にメディアAま
たはメディアBの信号の良いほうを選択して取り込みす
るので、メディアAおよびメディアBに同時にノイズが
乗らない限り信頼性が高く確実に信号をTBC13に送
り込むことができる。
【0056】受信クロック単位にメディアAまたはメデ
ィアBのいづれかに正常な信号が乗れば正常な伝送フレ
ームを合成することができる。
【0057】メディアを切り換え受信する方式と一つの
LANで混在させることができる。
【0058】
【発明の効果】以上説明したように、本発明では、二以
上の伝送路から伝送される伝送フレームのデータを比較
して良質なデータを選択するので、システムの機構を煩
雑にすることなく、伝送路から伝送される伝送フレーム
のうち良質な伝送フレームを選択することにより、信頼
性の高いデータを供給可能にしてシステムの信頼性の向
上を実現できる。
【図面の簡単な説明】
【図1】本発明の伝送路冗長制御方式に係る一実施例を
示すブロック図である。
【図2】伝送フレームを示す図である。
【図3】メディアアクセス制御を示す図である。
【図4】エンコード値を示す図である。
【図5】待ち合わせ器を示す回路図である。
【図6】弾性バッファを示す回路図である。
【図7】判定選択器を示す回路図である。
【図8】待ち合わせ器の動作を示すタイムチャートであ
る。
【図9】本発明の動作を示すタイムチャートである。
【図10】従来例を示すブロック図である。
【図11】従来例を示すブロック図である。
【符号の説明】
5 待ち合わせ器 7a,7b 弾性バッファ 9a,9b バッド信号カウンタ 11 判定選択器 17 伝送フレーム 19a,19b SD検出回路 27 診断タイマ 35 nビットカウンタエンコーダ 53 nビットカウンタエンコーダ 67 優先度選択回路 73,75 BADサイレンス検出回路 81,83 比較器

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 二以上の伝送路と、 この二以上の伝送路のうち一方の伝送路より伝送フレー
    ムを受信してから他方の伝送路より伝送フレームを受信
    するまでのタイミングを取るタイミング取得手段と、 このタイミング取得手段により受信した伝送フレームの
    データの有無を検出するデータ有無検出手段と、 前記タイミング取得手段により受信した伝送フレームの
    データの解読不可を検出する検出手段と、 前記二以上の伝送路に1対1に対応して設けられ、当該
    伝送路から伝送される伝送フレームのデータをビット毎
    にシフトしながら記憶するバッファと、 このバッファから出力されるビット毎のデータの良否を
    前記データ有無検出手段および前記検出手段により判定
    して前記二以上の伝送路から伝送される伝送フレームを
    選択する伝送フレーム選択手段と、 を備えたことを特徴とする伝送路冗長制御方式。
JP30318591A 1991-11-19 1991-11-19 伝送路冗長制御方式 Expired - Fee Related JP2904976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30318591A JP2904976B2 (ja) 1991-11-19 1991-11-19 伝送路冗長制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30318591A JP2904976B2 (ja) 1991-11-19 1991-11-19 伝送路冗長制御方式

Publications (2)

Publication Number Publication Date
JPH05145528A JPH05145528A (ja) 1993-06-11
JP2904976B2 true JP2904976B2 (ja) 1999-06-14

Family

ID=17917907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30318591A Expired - Fee Related JP2904976B2 (ja) 1991-11-19 1991-11-19 伝送路冗長制御方式

Country Status (1)

Country Link
JP (1) JP2904976B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4488599B2 (ja) * 2000-07-04 2010-06-23 古野電気株式会社 デジタルデータ通信におけるビット復元方法およびデジタルデータ受信機

Also Published As

Publication number Publication date
JPH05145528A (ja) 1993-06-11

Similar Documents

Publication Publication Date Title
JP3359346B2 (ja) 通信インターフェイスおよび通信方法
EP0074672B1 (en) Asynchronous data bus system
US4799052A (en) Method for communicating data on a communication network by token passing
US5598414A (en) Access to transmit on a message priority basis
EP0152013B1 (en) Synchronous/asynchronous communication system
US3979723A (en) Digital data communication network and control system therefor
US5181202A (en) Ring bus station having dual oscillators
WO2002060226A1 (en) Communication port control module for lighting systems
JP2904976B2 (ja) 伝送路冗長制御方式
EP0152088A2 (en) Communication system by-pass architecture
JPS5927137B2 (ja) デ−タ母線システム
JP3728937B2 (ja) リング状ネットワークのデータ伝送システム
KR100335389B1 (ko) 비동기 전송모드 시스템의 셀 데이터 처리 장치 및 방법
JPS6412144B2 (ja)
US4924479A (en) Communication control system
US5596580A (en) Access to transmit on a message priority basis
JPH047620B2 (ja)
JPS6342990B2 (ja)
JPH0669178B2 (ja) 二重化伝送路の診断方法
JPH11331140A (ja) フレーム同期回路
KR930006894B1 (ko) 전자 교환기의 신호단말그룹 정합회로
JP2714624B2 (ja) データ伝送装置
JP2507635B2 (ja) 二重化バス方式のデ―タ伝送装置
JPH0372744A (ja) リング型ローカルエリアネットワーク・ステーションにおける入力データ前処理方式
JPH0482345A (ja) 複数親局の検出方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees