JPS61157943A - マイクロプログラム制御計算機 - Google Patents
マイクロプログラム制御計算機Info
- Publication number
- JPS61157943A JPS61157943A JP28045184A JP28045184A JPS61157943A JP S61157943 A JPS61157943 A JP S61157943A JP 28045184 A JP28045184 A JP 28045184A JP 28045184 A JP28045184 A JP 28045184A JP S61157943 A JPS61157943 A JP S61157943A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- control memory
- address
- register
- pla
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/261—Microinstruction address formation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロプログラム制御方式の計算機に関する
ものである。
ものである。
従来の技術
従来のマイクロプログラム制御方式の計算機では、機械
語命令をマイクロ命令列に変換するのにＰＬＡが用いら
れている。命令解読ＰＬＡを用いたマイクロプログラム
制御方式の計算機の構成を第３図に示す。命令レジスタ
１の内容を命令解読ＰＬＡ２が解読し、機械語命令に対
応するマイクロ命令が格納される制御メモリ４内のアド
レスを制御メモリアドレスレジスタ５へ出力する０すな
わち、命令解読ＰＬＡ２が直接に、マイクロ命令格納ア
ドレスを出力する構成となっていた。（例えば［ＭＮ１
６１３に於けるマイクロプログラム制御方式」、用上他
、昭和５７年度電子通信学会総合全国大会講演論文集〔
分冊ｅ）ＰＰａ−１９０） ・発明が解決しようとす
る問題点 このような従来の命令解読方式では機械語命令からマイ
クロ命令列への変換をすべて命令解読ＰＬＡが行うため
、機械語命令数の増大や機械語命令ピット幅の増大に供
って命令解読ＰＬＡが大規模化し、そのコーディングが
複雑になるという問題点があった。
語命令をマイクロ命令列に変換するのにＰＬＡが用いら
れている。命令解読ＰＬＡを用いたマイクロプログラム
制御方式の計算機の構成を第３図に示す。命令レジスタ
１の内容を命令解読ＰＬＡ２が解読し、機械語命令に対
応するマイクロ命令が格納される制御メモリ４内のアド
レスを制御メモリアドレスレジスタ５へ出力する０すな
わち、命令解読ＰＬＡ２が直接に、マイクロ命令格納ア
ドレスを出力する構成となっていた。（例えば［ＭＮ１
６１３に於けるマイクロプログラム制御方式」、用上他
、昭和５７年度電子通信学会総合全国大会講演論文集〔
分冊ｅ）ＰＰａ−１９０） ・発明が解決しようとす
る問題点 このような従来の命令解読方式では機械語命令からマイ
クロ命令列への変換をすべて命令解読ＰＬＡが行うため
、機械語命令数の増大や機械語命令ピット幅の増大に供
って命令解読ＰＬＡが大規模化し、そのコーディングが
複雑になるという問題点があった。
本発明は、前記問題点に鑑み、命令解読ＰＬＡの小規模
化によりコーディングの簡単化を図ると共に機械語命令
からマイクロ命令列への変換能力を高めることを目的と
する。
化によりコーディングの簡単化を図ると共に機械語命令
からマイクロ命令列への変換能力を高めることを目的と
する。
問題点を解決するだめの手段
本発明は前記問題点を解決するため、命令解読ＰＬＡ出
力をポインタ入力とし、そのポインタ入力に対応したマ
イクロ命令格納アドレスを出力するアドレス変換テーブ
ルを設置するものである。
力をポインタ入力とし、そのポインタ入力に対応したマ
イクロ命令格納アドレスを出力するアドレス変換テーブ
ルを設置するものである。
作 用
本発明は前記の構成により、マイクロ命令を格納する制
御メモリへのアクセスアドレスの生成ヲアドレス変換テ
ーブルで行い、命令解読ＰＬＡはアドレス変換テーブル
のポインタ出力のみを行えばよいため小規模化できる。
御メモリへのアクセスアドレスの生成ヲアドレス変換テ
ーブルで行い、命令解読ＰＬＡはアドレス変換テーブル
のポインタ出力のみを行えばよいため小規模化できる。
しかも、制御メモリ内のマイクロ命令列の配置はアドレ
ス変換テーブルで決定されるため、アドレス変換テーブ
ルの内容の変更でマイクロ命令列の配置は任意に設定で
きる。従って、全く異なる機械語命令体系を実現する場
合にも、機能単位でマイクロ命令列を複数組作成し、各
機械語命令実行のために必要となるマイクロ命令列の指
定を命令解読ＰＬＡが行い、実際の制御メモリアドレス
への対応はアドレス変換テーブルで行えばよく、エミュ
レーションが非常に容易にできる。
ス変換テーブルで決定されるため、アドレス変換テーブ
ルの内容の変更でマイクロ命令列の配置は任意に設定で
きる。従って、全く異なる機械語命令体系を実現する場
合にも、機能単位でマイクロ命令列を複数組作成し、各
機械語命令実行のために必要となるマイクロ命令列の指
定を命令解読ＰＬＡが行い、実際の制御メモリアドレス
への対応はアドレス変換テーブルで行えばよく、エミュ
レーションが非常に容易にできる。
実施例
第１図は、本発明の一実施例におけるマイクロプログラ
ム制御計算機の構成図である。
ム制御計算機の構成図である。
図において、１は機械語命令を格納する命令レジスタ、
２は命令レジスタ１の内容を解読する命令解読ＰＬＡ、
３は命令解読ＰＬＡ２の出力の一部を格納し、命令解読
ＰＬＡ２の解読シーケンスを制御する命令解読ＰＬＡ制
御レジスタ、４はマイクロ命令列を格納する制御メモリ
、５は制御メモリ４へのアクセスアドレスを格納する制
御ＲＯＭアドレスレジスタ、６は制御メモリアドレスレ
ジスタ６の内容により制御メモリ４から読出された実行
マイクロ命令を格納するマイクロ命令レジスタで計算機
内各部の制御信号が出力される。７は命令解読ＰＬＡ２
の出力のうち命令解読ＰＬＡ制御レジスタ３へ入力され
ない残りの出力を格納するテーブルポインタレジスタ、
８はテーブルポインタレジスタ７の内容から制御メモリ
アドレスレジスタ６へ制御メモリ４へのアドレスを出力
するアドレス変換テーブルである。
２は命令レジスタ１の内容を解読する命令解読ＰＬＡ、
３は命令解読ＰＬＡ２の出力の一部を格納し、命令解読
ＰＬＡ２の解読シーケンスを制御する命令解読ＰＬＡ制
御レジスタ、４はマイクロ命令列を格納する制御メモリ
、５は制御メモリ４へのアクセスアドレスを格納する制
御ＲＯＭアドレスレジスタ、６は制御メモリアドレスレ
ジスタ６の内容により制御メモリ４から読出された実行
マイクロ命令を格納するマイクロ命令レジスタで計算機
内各部の制御信号が出力される。７は命令解読ＰＬＡ２
の出力のうち命令解読ＰＬＡ制御レジスタ３へ入力され
ない残りの出力を格納するテーブルポインタレジスタ、
８はテーブルポインタレジスタ７の内容から制御メモリ
アドレスレジスタ６へ制御メモリ４へのアドレスを出力
するアドレス変換テーブルである。
本実施例における機械語命令からマイクロ命令列への変
換制御動作を以下に説明する。命令解読ＰＬＡ２は制御
メモリ４内に格納された機能単位の各マイクロ命令列（
マイクロ命令モジュール）を指定するために、マイクロ
命令モジュール番号を出力する。次に、命令解読ＰＬＡ
２が出力したマイクロ命令モジュール番号をポインタ入
力として、アドレス変換テーブル８が、対応するマイク
ロ命令モジュールの制御メモリ４内の格納先頭アドレス
を出力する。すなわち、命令解読Ｐ ＬＡ２が直接、制
御メモリ４へのアクセスアドレスを出力するのではなく
ポインタ出力のみを行い、制御メモリ４へのアクセスア
ドレスへの変換はアドレス変換テーブル８が行う。この
アドレス変換方式を第２図に示す。
換制御動作を以下に説明する。命令解読ＰＬＡ２は制御
メモリ４内に格納された機能単位の各マイクロ命令列（
マイクロ命令モジュール）を指定するために、マイクロ
命令モジュール番号を出力する。次に、命令解読ＰＬＡ
２が出力したマイクロ命令モジュール番号をポインタ入
力として、アドレス変換テーブル８が、対応するマイク
ロ命令モジュールの制御メモリ４内の格納先頭アドレス
を出力する。すなわち、命令解読Ｐ ＬＡ２が直接、制
御メモリ４へのアクセスアドレスを出力するのではなく
ポインタ出力のみを行い、制御メモリ４へのアクセスア
ドレスへの変換はアドレス変換テーブル８が行う。この
アドレス変換方式を第２図に示す。
本実施例によれば、命令解読ＰＬＡ２［アドレス変換テ
ーブル８に対してポインタ出力のみを行えばよく、ＰＬ
Ａの小規模化が図れる。制御メモリ４内の各マイクロ命
令モジュールの配置はアドレス変換テーブル８の内容に
より決定されるため、制御メモリ４内での配置変更が容
易である。従って、各マイクロ命令モジュールの配置変
更の影響は命令解読ＰＬＡ２までは及ばないため命令解
読ＰＬＡ２の汎用性が向上する。
ーブル８に対してポインタ出力のみを行えばよく、ＰＬ
Ａの小規模化が図れる。制御メモリ４内の各マイクロ命
令モジュールの配置はアドレス変換テーブル８の内容に
より決定されるため、制御メモリ４内での配置変更が容
易である。従って、各マイクロ命令モジュールの配置変
更の影響は命令解読ＰＬＡ２までは及ばないため命令解
読ＰＬＡ２の汎用性が向上する。
発明の効果
本発明は、アドレス変換テーブルを用いて命令解読ＰＬ
Ａの出力を制御メモリへのアクセスアドレスへ変換する
ことにより、命令解読ＰＬＡの小規模化、コーディング
の簡単化と共に、エミュレーションが容易となってその
実用的効果は大きい〇
Ａの出力を制御メモリへのアクセスアドレスへ変換する
ことにより、命令解読ＰＬＡの小規模化、コーディング
の簡単化と共に、エミュレーションが容易となってその
実用的効果は大きい〇
第１図は本発明の一実施例におけるマイクロプログラム
制御計算機の構成図、第２図は本発明のアドレス変換方
式の概念図、第３図は従来のマイクロプログラム制御計
算機の構成図である。 １・・・・・・命令レジスタ、２・・・・・・命令解読
ＰＬＡ。 ３・・・・・命令解読ＰＬＡ制御レジスタ、４・・・・
・・制御メモリ、６・・・・・・制御メモリアドレスレ
ジスタ、７・・・・・・テーブルポインタレジスタ、８
・・・・・・アドレス変換テーブル。 代理人の氏名 弁理士 中 尾 敏 男 ＃１か１名第
１図 制御ａ号 第２図 第３図 少１途茸ｐイ＠号
制御計算機の構成図、第２図は本発明のアドレス変換方
式の概念図、第３図は従来のマイクロプログラム制御計
算機の構成図である。 １・・・・・・命令レジスタ、２・・・・・・命令解読
ＰＬＡ。 ３・・・・・命令解読ＰＬＡ制御レジスタ、４・・・・
・・制御メモリ、６・・・・・・制御メモリアドレスレ
ジスタ、７・・・・・・テーブルポインタレジスタ、８
・・・・・・アドレス変換テーブル。 代理人の氏名 弁理士 中 尾 敏 男 ＃１か１名第
１図 制御ａ号 第２図 第３図 少１途茸ｐイ＠号
Claims (1)
- 機械語命令を格納する命令レジスタと、前記命令レジス
タの内容を解読する命令解読ＰＬＡと、前記命令解読Ｐ
ＬＡの出力の一部を格納し前記命令レジスタの内容と共
に前記命令解読ＰＬＡへ入力して前記命令解読ＰＬＡの
解読シーケンスを制御する命令解読ＰＬＡ制御レジスタ
と、前記命令解読ＰＬＡの出力のうち前記命令解読ＰＬ
Ａ制御レジスタへ入力されない残りの出力を格納するテ
ーブルポインタレジスタと、マイクロ命令列を格納する
制御メモリと、前記制御メモリへのアクセスアドレスを
格納する制御メモリアドレスレジスタと、前記テーブル
ポインタレジスタの内容を入力としポインタ入力に対応
した制御メモリへのアクセスアドレスを前記制御メモリ
アドレスレジスタへ出力するアドレス変換テーブルを具
備することを特徴とするマイクロプログラム制御計算機
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28045184A JPS61157943A (ja) | 1984-12-28 | 1984-12-28 | マイクロプログラム制御計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28045184A JPS61157943A (ja) | 1984-12-28 | 1984-12-28 | マイクロプログラム制御計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61157943A true JPS61157943A (ja) | 1986-07-17 |
Family
ID=17625241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28045184A Pending JPS61157943A (ja) | 1984-12-28 | 1984-12-28 | マイクロプログラム制御計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61157943A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198355A (ja) * | 2008-05-19 | 2008-08-28 | Toshiba Corp | 半導体集積回路装置 |
-
1984
- 1984-12-28 JP JP28045184A patent/JPS61157943A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198355A (ja) * | 2008-05-19 | 2008-08-28 | Toshiba Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5616243A (en) | Microaddress production system | |
| JPS61157943A (ja) | マイクロプログラム制御計算機 | |
| JPH0523447B2 (ja) | ||
| JPS583040A (ja) | 情報処理装置 | |
| JPS6240538A (ja) | デ−タ処理装置 | |
| JPS61157942A (ja) | マイクロプログラム制御計算機 | |
| JPH05274341A (ja) | ベクトル命令処理装置 | |
| JPH0353321A (ja) | 情報処理装置 | |
| Deforeit et al. | A Music Synthesizer Architecture that Integrates a Specialized DSP Core and a 16-Bit Microprocessor on a Single Chip | |
| SU951308A1 (ru) | Устройство дл микропрограммного управлени | |
| JPS6049935B2 (ja) | マイクロプログラム制御方式 | |
| JP2001249845A (ja) | データランダムアクセスメモリを用いる様々なサイズのマイクロコントローラのための強制ページページング方式 | |
| JPS62140142A (ja) | 命令解読装置 | |
| JPS57130147A (en) | Computer device | |
| JPS6375833A (ja) | 情報処理装置 | |
| JPH06131173A (ja) | マイクロプログラム制御システム | |
| JP2004152201A (ja) | プロセッサ装置 | |
| JPS59225449A (ja) | 文番号変換方式 | |
| JPH02103627A (ja) | マイクロプログラム変換装置 | |
| JPH0421175A (ja) | 機械翻訳装置 | |
| JPS5998249A (ja) | デイジタル情報処理装置 | |
| JPH0319570B2 (ja) | ||
| JPH11175337A (ja) | データ処理装置、機械命令生成装置及び記録媒体 | |
| JPS6177960A (ja) | 単語登録方法およびその装置 | |
| JPS60215247A (ja) | 演算処理装置 |