JPH06131173A - マイクロプログラム制御システム - Google Patents

Abstract

(57)【要約】 【目的】 命令の実行をする操作（ＯＰ処理）にかかる
時間によって全体の処理時間に影響を与えることがな
く、かつ被制御装置の規模を小さくする並列処理を行う
ことができるマイクロプログラム制御方式を提供する。 【構成】 記憶装置に格納されるプログラムにより一連
の処理が制御される被制御装置が複数存在し、前記複数
の各被制御装置でそれぞれ独立に処理が行われるマイク
ロプログラム制御システムにおいて、前記記憶装置から
各被制御装置に対して時分割にマイクロプログラムを与
えて前記各被制御装置間で処理の並列化を計る手段によ
り処理の並列化を計り、前記複数の各被制御装置で行わ
れる処理内容のうち状態記憶を必要とせずに行うことの
できる共通の処理内容を前記処理の並列化を計る手段に
基づき処理する処理装置を前記各被制御装置間で共有化
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロプログラム制御
システムに関する。

【０００２】

【従来の技術】従来、シーケンサのマイクロプログラム
制御方式では、そのマイクロプログラムで制御する被制
御装置に対して、マイクロプログラムを設定し、その後
デコード、操作、結果の格納といった手順でそのマイク
ロプログラムの処理を実行する。 また、この手順に流
れを与え、被制御装置内で各手順要素を独立に動作させ
るパイプライン方式が処理の高速化のために良く用いら
れている。これを図３に示す。

【０００３】図３のパイプライン方式では、上記処理実
行の手順要素に流れを持つことによって見掛上、処理
（「操作」に相当する）を連続に行うことができ、操作
処理をできるだけ連続に行うために、処理実行の手順の
中の最も処理時間のかかる要素にサイクルを合わせて構
成される。

【０００４】従来、このようなマイクロプログラム制御
方式では、マイクロプログラムによって行われる処理
が、被制御装置内の複数の機能を用いて処理を行う場合
やこの処理の複雑さによって、操作時間を多く必要とす
る場合があった。

【０００５】ここで、操作処理時間が他の手順要素より
時間のかかる場合のパイプライン処理の様子を図４に示
す。

【０００６】このパイプライン処理では、最も処理時間
のかかる命令の実行をする操作（以降、ＯＰ処理）に実
行サイクルを合わせているため、命令の取り出しをする
インストラクションフェッチ（以降、ＩＦ処理）、命令
の解読をするデコード（以降、Ｄ処理）、命令の実行を
した結果の格納（以降、ＷＢ処理）といった処理が１サ
イクルおきになる。この様に、マイクロプログラムで制
御される被制御装置の中で処理時間の多くかかる被制御
装置がある場合や、マイクロプログラムで操作する被制
御装置の数が多くなる場合、全体のマイクロプログラム
による処理時間が増えるといった不具合がある。

【０００７】この不具合を解決するために、図５に示す
ようにマイクロプログラムで制御される被制御装置内の
複数の機能を２分して、各々をマイクロプログラムから
見て独立した被制御装置３２（＃３）、３３（＃４）と
する構成をとり、更にマイクロプログラムのインストラ
クション３１のフィールドに２分した被制御装置毎に対
応するフィールドを設ける方法がある。

【０００８】つまり、１つのマイクロプログラムで同時
に２つの被制御装置を制御し処理の並列化を図ることで
インストラクションの処理時間を減らす方法である。し
かし、この方法では、インストラクションフィールドを
増やす結果となり、またその２分した被制御装置は独立
の装置構成でなければならないため装置の規模が大きく
なるといった問題があった。仮にこの２分した被制御装
置で共通して必要な機能を共有化する構成を取っても、
マイクロプログラムの実行が同時であるため、共有化機
能を有する装置に対しては使用権を制御する処理が加え
て必要となり、処理速度の向上に余り効果がなかった。

【０００９】

【発明が解決しようとする課題】上述の如く、前記マイ
クロプログラムの制御方式では、ＩＦ処理、Ｄ処理、Ｏ
Ｐ処理、ＷＢ処理といったマイクロプログラムの手順要
素のうち、被制御装置の中の機能を複数制御して処理を
完遂するマイクロプログラムや、複雑な機能を制御する
マイクロプログラムを実行させた場合などで、ＯＰ処理
にかかる時間が大きくなると、全体の処理時間に影響を
与えるといった問題点があった。また、その処理時間を
短縮するために被制御装置を２分し、マイクロプログラ
ムのインストラクションフィールドに２分した被制御装
置を同時に処理するためのフィールドを設け並列処理を
行うように構成した場合、機能処理の規模が大きくなる
といった問題点があった。

【００１０】そこで、本発明はこの問題点に鑑みてなさ
れたもので、命令の実行をする操作（ＯＰ処理）にかか
る時間によって全体の処理時間に影響を与えることがな
く、かつ被制御装置の規模を小さくする並列処理を行う
ことができるマイクロプログラム制御方式を提供するこ
とを目的とする。

【００１１】

【課題を解決するための手段】記憶装置に格納されるプ
ログラムにより一連の処理が制御される被制御装置が複
数存在し、前記複数の各被制御装置でそれぞれ独立に処
理が行われるマイクロプログラム制御システムにおい
て、前記記憶装置から各被制御装置に対して時分割にマ
イクロプログラムを与えて前記各被制御装置間で処理の
並列化を計る手段と、前記複数の各被制御装置で行われ
る処理内容のうち状態記憶を必要とせずに行うことので
きる共通の処理内容を前記処理の並列化を計る手段に基
づき処理する処理装置を前記各被制御装置間で共有化す
る手段とを具備したことを特徴とする。

【００１２】

【作用】本発明のマイクロプログラム制御システムで
は、記憶装置に格納されるプログラムにより一連の処理
が制御される被制御装置が複数存在し、前記複数の各被
制御装置でそれぞれ独立に処理が行われるマイクロプロ
グラム制御システムにおいて、前記記憶装置から各被制
御装置に対して時分割にマイクロプログラムを与えて前
記各被制御装置間で処理の並列化を計る手段により処理
の並列化を計り、前記複数の各被制御装置で行われる処
理内容のうち状態記憶を必要とせずに行うことのできる
共通の処理内容を前記処理の並列化を計る手段に基づき
処理する処理装置を前記各被制御装置間で共有化する。

【００１３】

【実施例】以下、添付図面を参照して本発明の実施例に
ついて詳細に説明する。図１にマイクロプログラム制御
システムの一実施例のブロック図を示す。

【００１４】図１で、５１はマイクロプログラムの記憶
装置、５２は被制御装置５４（＃１）のデコード回路、
５３は被制御装置５５（＃２）のデコード回路、５６は
共有化機能装置、５７はメモリである。

【００１５】図１において、各独立した機能を有する被
制御装置５４（＃１）と被制御装置５５（＃２）には、
それぞれ前記マイクロプログラムから見て独立した被制
御装置として、各デコード回路５２、５３が設けられて
いる。

【００１６】被制御装置５５は、他のシステムから送ら
れてくるデータから必要なデータを抽出する機能を有す
る装置であり、被制御装置５４は、被制御装置５５で抽
出されたデータをアセンブルして別のシステムのデータ
フォーマットに変換する機能を備えた装置である。

【００１７】被制御装置５５から被制御装置５４へ渡す
データは、共有化機能装置５６のメモリ５７を介して行
われる。

【００１８】図１全体のマイクロプログラム制御システ
ムは、マイクロプログラム記憶装置５１より与えられる
マイクロプログラムによって機能を実現する。マイクロ
プログラムは、マイクロプログラム記憶装置５１より時
分割で、被制御装置５４のデコード回路５２、被制御装
置５５のデコード回路５３に与えられる。与えられたマ
イクロプログラムはそれぞれのデコード回路５２、５３
で処理され、各被制御装置５４、５５に処理を指示す
る。この被制御装置５４、５５で行われるマイクロプロ
グラムの動作処理手順を図２に示す。

【００１９】図２の動作処理手順は、前記図１に示す被
制御装置５４、５５に対して与えられるマイクロプログ
ラムの実行サイクルと処理手順との関係を表したもので
あり、インストラクションフェッチ（ＩＦ処理）、デコ
ード（Ｄ処理）、操作（ＯＰ処理）、結果の格納（ＷＢ
処理）とからなる４段パイプラインの構成を有する。

【００２０】図２から判るように、被制御装置を２つに
分割し、マイクロプログラムを時分割に与えることで、
ＩＦ処理、Ｄ処理、ＷＢ処理に対して、ＯＰ処理は２サ
イクル取ることができる利点がある。この内「操作＃
１」は図１の被制御装置５４で行われるＯＰ処理であ
り、「操作＃２」は、図５の被制御装置５５で行われる
ＯＰ処理である。この「操作＃１」と「操作＃２」のＯ
Ｐ処理は位相が１サイクルずれているため、サイクル
（期間）Ａでは被制御装置５４がメモリ５７をアクセス
して使用し、サイクルＢでは被制御装置５５がメモリ５
７をアクセスして使用するとともに被制御装置５４の操
作が行われる。また、サイクルＣでは被制御装置５４が
メモリ５７をアクセスして使用するとともに被制御装置
５５の操作が行われる。

【００２１】前述のように、その位相のずれている１サ
イクルを共有しているメモリ５７の使用権に割り振るこ
とで、被制御装置５４、５５間でメモリ５７の使用権を
制御する必要がない。

【００２２】また、図２で示したように、独立した２つ
の被制御装置５４（＃１）、５５（＃２）に対して、時
分割にマイクロプログラムを設定することを表してい
る。この図２から判るように、＃１、＃２のどちらもＯ
Ｐ処理を実行サイクルの２倍で処理しても、マイクロプ
ログラムのパイプライン処理を効率よく実行している。
また、＃１、＃２でＯＰ処理の実行サイクルの位相が１
サイクルずれているため、状態記憶の記憶動作を必要と
しない共有化機能装置５６の使用権の制御をする必要が
なく、また、共有化機能装置の規模を小さく押さえるこ
とができる。

【００２３】また、本実施例ではＯＰ処理を２サイクル
として述べたが、被制御装置の中にｎサイクルで処理を
終了するような機能を多く備えているような場合は、被
制御装置の中の機能装置を、ｎ個の独立した被制御装置
に分割し、並列処理をすることで、１つの制御装置に割
り当てられるＯＰ処理時間をｎサイクルにすることがで
きる。

【００２４】

【発明の効果】以上、説明したように、本発明のマイク
ロプログラム制御システムでは、被制御装置において、
その被制御装置の中に操作処理時間の長くなる処理を含
む機能装置がある場合や、１つのマイクロプログラムに
よって複数の機能装置を制御するような処理が含まれる
場合、被制御装置の機能装置を独立し、マイクロプログ
ラムからみて独立した複数の被制御装置として構成する
こと。更に各被制御装置で共通する機能装置を取り出し
て共有すること。そして、それぞれの被制御装置へマイ
クロプログラムを時分割に与えること、による処理の並
列化を計ることで、共有機能装置の使用権を制御する機
能が不要である点、ＯＰ処理時間が多く必要なときにも
パイプラインを乱さず処理できる点など、全体の処理効
率を落とさず処理時間を短縮することができる。

【図面の簡単な説明】

【図１】本発明のマイクロプログラム制御システムの一
実施例のブロック図。

【図２】図１に係るマイクロプログラムの動作処理手順
を示す図。

【図３】従来のマイクロプログラム制御システムの一例
を示す図。

【図４】従来のマイクロプログラム制御システムの一例
を示す図。

【図５】従来のマイクロプログラム制御システムの一例
を示す図。

【符号の説明】

５１ マイクロプログラムの記憶装置 ５２ デコード回路 ５３ デコード回路 ５４ 被制御装置 ５５ 被制御装置 ５６ 共有化機能装置 ５７ メモリ

フロントページの続き (72)発明者 渡辺 晃 東京都日野市旭が丘３丁目１番地の１ 東 芝通信システムエンジニアリング株式会社 内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 記憶装置に格納されるプログラムにより
   一連の処理が制御される被制御装置が複数存在し、前記
   複数の各被制御装置でそれぞれ独立に処理が行われるマ
   イクロプログラム制御システムにおいて、 前記記憶装置から各被制御装置に対して時分割にマイク
   ロプログラムを与えて前記各被制御装置間で処理の並列
   化を計る手段と、 前記複数の各被制御装置で行われる処理内容のうち状態
   記憶を必要とせずに行うことのできる共通の処理内容を
   前記処理の並列化を計る手段に基づき処理する処理装置
   を前記各被制御装置間で共有化する手段とを具備したこ
   とを特徴とするマイクロプログラム制御システム。