JPS61157942A - マイクロプログラム制御計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロプログラム制御方式の計算機に関する
ものである０ 従来の技術 従来のマイクロプログラム制御計算機のうち機械語命令
をマイクロ命令列に変換するのにＰＬＡを用いた例とし
ては、次の文献を挙げることができる。ｒＭＮ１６１３
に於けるマイクロプログラム制御方式」、用上他、昭和
６７年度電子通信学会総合全国大会講演論文集〔分冊６
）ＰＰ８−１９９第３図は、このＰＬＡを用いて機械語
命令からマイクロ命令列への変換を行う従来のマイクロ
プログラム制御計算機である。１は機械語命令を格納す
る命令レジスタ、２は命令レジスタ１の内容を解読する
命令解読ＰＬＡ、３は命令解読ＰＬＡ２の出力の一部を
格納し、命令解読ＰＬＡ２の解読シーケンスを制御する
命令解読ＰＬＡ制御レジスタ、４は機能単位のマイクロ
命令列（マイクロモジュール）を格納する制御メモリ、
６は制御メモリ４へのアクセスアドレスを格納する制御
メモリアドレスレジスタ、６は制御メモリ４より読出さ
れたマイクロ命令を格納するマイクロ命令レジスタであ
る。７はマイクロ命令レジスタ６に出力されたマイクロ
命令のシーケンス制御情報を解読し、通常は制御メモリ
アドレスレジスタ６の内容をインクリメントし、一連の
マイクロ命令列の終了情報を検出したときには命令解読
ＰＬＡ制御レジスタ３の内容をインクリメントするマイ
クロシーケンスコントローラである。

、以上の構成において、命令レジスタ１の内容と命令解
読ＰＬＡ制御レジスタ３の内容を入力として命令解読Ｐ
ＬＡ２は、制御メモリ４内に格納されたマイクロモジュ
ールの先頭アドレスを制御メモリアドレスレジスタ６へ
出力する。一つのマイクロモジュール内では連続したア
ドレスのマイクロ命令がマイクロ命令レジスタ６に設定
され、マイクロモジュールの終了時には新たなマイクロ
モジュール格納先頭アドレスが命令解読ＰＬＡ２により
制御メモリアドレスレジスタ５に設定される。

この制御メモリアドレスレジスタ５へのアドレス設定制
御をマイクロシーケンスコントローラカ行う０ 発明が解決しようとする問題点 しかしながらこのような構成では、機械語命令を解読し
各機能単位のマイクロモジュールの格納先頭アドレスの
設定は命令解読ＰＬＡが行うため、機械語命令数の増大
や機械語命令ビット幅の増大に供なって命令解読ＰＬＡ
が大規模化し、コーディングが複雑になるという問題点
があった。

本発明は、前記問題点に鑑み、命令解読ＰＬＡの小規模
化によりコーディングの簡単化を図ると共に、機械語命
令からマイクロモジュールへの変換能力を高めることを
目的とする。

問題点を解決するための手段 本発明は機械語命令を格納する命令レジスタと、第１．
第２の２つのテーブルポインタレジスタと、機械語命令
を解読し結果を第１のテーブルポインタレジスタへ出力
する命令解読ＰＬＡと、マイクロ命令列を格納する制御
メモリと、制御メモリへのアクセスアドレスを格納する
制御メモリアドレスレジスタと、制御メモリより読出さ
れたマイクロ命令を格納するマイクロ命令レジスタと、
マイクロ命令内のシーケンス制御情報を解読し、実行マ
イクロ命令のシーケンスを制御するマイクロシーケンス
コントローラと、第１および第２のテーブルポインタレ
ジスタの内容をそれぞれ行５人力。

列入力として制御メモリアドレスレジスタへ各マイクロ
モジュールの制御メモリ内格納先頭アドレスを出力する
アドレス変換テーブルを具備したマイクロプログラム制
御計算機である。

作　　用 本発明はこのような構成により、命令解読ＰＬＡは命令
レジスタの内容を解読し、各機械語命令を識別できるだ
けのポインタを第１のテーブルポインタレジスタへ出力
するだけでよい。さらに、１つの機械語命令に対応した
マイクロモジュールは第２のテーブルポインタレジスタ
の内容をインクリメントすることで順々に指定される。

従って、命令解読ＰＬＡは各マイクロモジュール格納先
頭アドレスを直接出力する必要がなく、マイクロモジュ
ールの更新もする必要がないため小規模化でき、しかも
コーディングが簡単化される。さらに、アドレス変換テ
ーブルの内容の変更でマイクロモジュールの配置は任意
に設定できる。これより、全く異なる機械語命令体系を
実現する場合にも、各機械語命令の識別のみを命令解読
ＰＬＡが行い、それ以降の制御メモリアドレスへの変換
はアドレス変換テーブルで行えばよく、エミュレーショ
ンが非常に容易にできる。

実施例 第１図は、本発明の一実施例におけるマイクロプログラ
ム制御計算機の構成図である。図において、１は命令レ
ジスタ、４は制御メモリ、６は制御メモリアドレスレジ
スタ、ｅはマイクロ命令レジスタで、以上は第３図の構
成と同じものである。

１０は命令レジスタ１の内容を解読し、機械語命令識別
結果を出力する命令解読ＰＬＡ、１１は命令解読ＰＬＡ
１ｏの出力を格納する第１のテーブルポインタレジスタ
、１２は第２のテーブルポインタレジスタ、１３は第１
のテーブルポインタレジスタ１１の内容を行入力とし第
２のテーブルポインタレジスタ１２の内容を列入力とし
て対応するマイクロモジュール格納先頭アドレスを制御
メモリアドレスレジスタに出力するアドレス変換テーブ
ル、１４はマイクロ命令レジスタｅ内のマイクロ命令の
シーケンス制御情報を解読し、通常は制御メモリアドレ
スレジスタ６の内容をインクリメントし、一連のマイク
ロモジュールの終了情報を検出したときには第２のテー
ブルポインタレジスタの内容をインクリメントするマイ
クロシーケンスコントローラ、１６は第１のテーブルポ
インタレジスタ１１の内容で指定されたアドレス変換テ
ーブル１３の各行データを解読し、各行の終了情報を検
出したとき命令解読ＰＬＡ１０に対し新しい機械語命令
の解読要求を出力すると共に、第２のテーブルポインタ
レジスタ１２の内容をリセットするテーブルコントロー
ラである。

本実施例の動作を以下に説明する。命令解読ＰＬＡ１０
は命令レジスタ１に格納される機械語命令を解読し、識
別情報のみを第１のテーブルポインタレジスタ１１に出
力する。アドレス変換テーブル１３は第１のテーブルポ
インタレジスタ１１の内容を行入力として、識別された
機械語命令に対応する単一または複数のマイクロモジュ
ール格納先頭アドレスが列方向に順次格納される構成で
ある。アドレス変換チーベル１３の出力が制御メモリア
ドレスレジスタに格納され対応するマイクロ命令がマイ
クロ命令レジスタ６に読出される。

一つのマイクロモジュール内ではマイクロシーケンスコ
ントローラ１４は制御メモリアドレスレジスタ６の内容
をインクリメントして順次連続的に格納されるマイクロ
命令をアクセスし、一つのマイクロモジュールの終了情
報を検出したときには第２のテーブルポインタ１２の内
容をインクリメントし、次のマイクロモジュール格納先
頭アドレスが制御メモリアドレスレジスタ６に設定する
。

一つの機械語命令に対応する最終マイクロモジュールが
指定されると、すなわちアドレス変換テーブルの各行の
最終列に達するとテーブルコントローラ１６は第２のテ
ーブルポインタレジスタ１２の内容をリセットし、命令
解読ＰＬＡ１０に次の機械語命令解読要求を出力する。

命令解読ＰＬＡ１０がアドレス変換テーブル１３の五行
目を指定したときのアドレス変換方式の概念図を第２図
に示す。最初に指定されるマイクロモジュール格納先頭
アドレスはアドレス変換テーブル１３の（ｌ。

０）要素であり、２番目が（ｉ、１）要素、以下（ｉ、
２）、（ｉ、３）、・・・・・・、（ｉ、ｎ）要素がマ
イクロモジュール格納先頭アドレスを示す。

この場合、一つの機械語命令が（ｎ＋１）のマイクロモ
ジュールで構成されている。

以上のように、本実施例によれば第１および第２の２つ
のテーブルポインタレジスタをそれぞれ行入力、列入力
としたアドレス変換テーブルを設置し、命令解読ＰＬＡ
は機械語命令の識別情報のみを出力す゛ることにより、
命令解読ＰＬＡの小規模化、コーディングの簡単化が図
れる。さらに、全く異なる機械語命令体系を実現する場
合には、機械語命令識別のだめの命令解読ＰＬＡ部を修
正し、それ以降は任意のステップ数のマイクロモジュー
ルを任意の位置に配置し、それらの各マイクロモジュー
ルと機械語命令との対応をアドレス変換テーブルの変更
のみで行え、非常に簡単にできるという効果がある。

なお、本実施例では第１のテーブルポインタレジスタの
内容を行入力とし、第２のテーブルポインタレジスタの
内容を刺入力としているが、逆であっても構わない。

発明の詳細 な説明したように、本発明によれば命令解読ＰＬＡは機
械語命令の識別情報のみを出力するだけでよく、小規模
化が可能となる。また、マイクロモジュールの順序指定
は２つのテーブルポインタレジスタを用いてアドレス変
換テーブルが行うため、命令解読ＰＬＡは制御の必要が
なく、そのコーディングが非常に簡単化される。さらに
、アドレス変換テーブルの変更により制御メモリ内の各
マイクロモジュールの配置に任意に設定できる。

従って、全く異なる機械語命令体系の実現も容易であり
、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例のマイクロプログラム
制御計算機の構成図、第２図は本発明のアドレス変換方
式の概念図、第３図は従来のマイクロプログラム制御計
算機の構成図である。 １・・・・・・命令レジスタ、４・・・・・・制御メモ
リ、６・・・・・・制御メモリアドレスレジスタ、６・
・・・・・マイクロ命令レジスタ、１ｏ・・・・・・命
令解読ＰＬＡ、１１・・・・・・第１のテーブルポイン
タレジスタ、１２・・・・・・第２のテーブルポインタ
レジスタ、１３・・・・・・アドレス変換テーブル、１
４・・・・・・マイクロシーケンスコントローラ、１６
・・・・・・テーブルコントローラ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 飼＃４号

Claims (1)

【特許請求の範囲】
1. 機械語命令を格納する命令レジスタと、第１および第２
   の２つのテーブルポインタレジスタと、前記命令レジス
   タの内容を解読し、その結果を前記第１のテーブルポイ
   ンタレジスタに出力する命令解読ＰＬＡと、マイクロ命
   令列を格納する制御メモリと、前記制御メモリへのアク
   セスアドレスを格納する制御メモリアドレスレジスタと
   、前記制御メモリアドレスレジスタの内容で指定された
   前記制御メモリ内の各マイクロ命令を格納するマイクロ
   命令レジスタと、前記マイクロ命令レジスタに出力され
   たマイクロ命令のシーケンス制御情報を解読し、通常は
   前記制御メモリアドレスレジスタの内容をインクリメン
   トし、一連のマイクロ命令列の終了情報を検出したとき
   には前記第２のテーブルポインタレジスタの内容をイン
   クリメントするマイクロシーケンスコントローラと、前
   記第１のテーブルポインタレジスタの内容を行入力とし
   、前記第２のテーブルポインタレジスタの内容を列入力
   として前記制御メモリ内のマイクロ命令列の格納先頭ア
   ドレスを前記制御メモリアドレスレジスタに出力するア
   ドレス変換テーブルと、前記第１のテーブルポインタレ
   ジスタの内容で指定された前記アドレス変換テーブル内
   の各行データを解読し、各行の終了情報を検出したとき
   前記命令解読ＰＬＡに対して新しい機械語命令の解読要
   求を出力すると共に、前記第２のテーブルポインタレジ
   スタの内容をリセットするテーブルコントローラを具備
   することを特徴とするマイクロプログラム制御計算機。