JPS61156319A - 過負荷保護回路 - Google Patents
過負荷保護回路Info
- Publication number
- JPS61156319A JPS61156319A JP27461484A JP27461484A JPS61156319A JP S61156319 A JPS61156319 A JP S61156319A JP 27461484 A JP27461484 A JP 27461484A JP 27461484 A JP27461484 A JP 27461484A JP S61156319 A JPS61156319 A JP S61156319A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- overload
- current
- cut
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、直流電源回路における過負荷保護回路の改良
に関する。
に関する。
従来、直流電源回路における過負荷保護回路には、定電
流形とフォールド・パック形とがある。第４図（ａＪは
定電流形過負荷保護回路を設けた直流電源回路の構成図
であって、この回路は、トランジスタＱ□ 、演算増幅
器（以下、オペアンプと相称する） ｏ ｐ、および基
準電源Ｖｒから構成される直流電源回路にトランジスタ
Ｑｔｓ抵抗Ｒ１から構成される過負荷保護回路１を接続
したものである。通常負荷電流ＩＬが少ない場合、抵抗
Ｒ８の両端電圧はトランジスタＱ！のペース・エミッタ
電圧Ｖｂｅよりも低くなるのでトランジスタＱ、はＯＦ
Ｆ 状態となり、出力電圧Ｖｏｕｔ は基準電源Ｖｒ
の電圧と等しくなる。
流形とフォールド・パック形とがある。第４図（ａＪは
定電流形過負荷保護回路を設けた直流電源回路の構成図
であって、この回路は、トランジスタＱ□ 、演算増幅
器（以下、オペアンプと相称する） ｏ ｐ、および基
準電源Ｖｒから構成される直流電源回路にトランジスタ
Ｑｔｓ抵抗Ｒ１から構成される過負荷保護回路１を接続
したものである。通常負荷電流ＩＬが少ない場合、抵抗
Ｒ８の両端電圧はトランジスタＱ！のペース・エミッタ
電圧Ｖｂｅよりも低くなるのでトランジスタＱ、はＯＦ
Ｆ 状態となり、出力電圧Ｖｏｕｔ は基準電源Ｖｒ
の電圧と等しくなる。
負荷電流ＮＬＰに達して抵抗Ｒ１の両端電圧がトランジ
スタＱｍのペース・ニオツタ電圧Ｖｂｅまで上昇すると
トランジスタＱ意がＯＮ状態となる。もって、トランジ
スタＱ１の電位がＶｏｕｔ（この時のＶｏｕｔ は、
負荷抵抗をＲＬとすると、ＲＬに負荷電流ＩＬＰを流し
た時のＲＬの両端電圧ＶＬと等しい） ＋ Ｖｂｅ （
Ｑｔ ） ＋Ｖｂｅ （Ｑｔ 、）となるように動作し
て、負荷抵抗ＲＬに一定電流ＩＬＰが流れた状態で出力
電圧Ｖｏｕｔ が下降するものとなっている。
スタＱｍのペース・ニオツタ電圧Ｖｂｅまで上昇すると
トランジスタＱ意がＯＮ状態となる。もって、トランジ
スタＱ１の電位がＶｏｕｔ（この時のＶｏｕｔ は、
負荷抵抗をＲＬとすると、ＲＬに負荷電流ＩＬＰを流し
た時のＲＬの両端電圧ＶＬと等しい） ＋ Ｖｂｅ （
Ｑｔ ） ＋Ｖｂｅ （Ｑｔ 、）となるように動作し
て、負荷抵抗ＲＬに一定電流ＩＬＰが流れた状態で出力
電圧Ｖｏｕｔ が下降するものとなっている。
一方、第５図（ａ）はフォールド・パック形過負荷保護
回路を設けた直流電源回路の構成図であって、この回路
は、トランジスタＱｓ 、オペアンプＯＰよ 、基準電
源Ｖｒ によシ構成された直流電源回路に、トランジ
スタＱ４および抵抗Ｒ１＝ Ｒ１＃ Ｒ４によシ構成さ
れた過負荷保護回路２を接続したものとなっている。負
荷電流ＩＬ’が少ない場合、ｂ点の電位Ｗｂ−Ｖｏｕｔ
’がトランジスタＱ４のペース・エミッタ電圧Ｖｂｅよ
シも低くなるのでトランジスタＱ４はＯＦＦ状態となる
。従って、出力電圧Ｖｏｕｔ’ は基準電源Ｖｒ
と同一電圧となる。ここで負荷抵抗ＲＩ。
回路を設けた直流電源回路の構成図であって、この回路
は、トランジスタＱｓ 、オペアンプＯＰよ 、基準電
源Ｖｒ によシ構成された直流電源回路に、トランジ
スタＱ４および抵抗Ｒ１＝ Ｒ１＃ Ｒ４によシ構成さ
れた過負荷保護回路２を接続したものとなっている。負
荷電流ＩＬ’が少ない場合、ｂ点の電位Ｗｂ−Ｖｏｕｔ
’がトランジスタＱ４のペース・エミッタ電圧Ｖｂｅよ
シも低くなるのでトランジスタＱ４はＯＦＦ状態となる
。従って、出力電圧Ｖｏｕｔ’ は基準電源Ｖｒ
と同一電圧となる。ここで負荷抵抗ＲＩ。
が小さいと、Ｖｏｕｔ’＝Ｖｒ とするためには負荷
電流ＩＬ’を多く流さなければならないが、負荷電流Ｉ
Ｌ’が第５図（ｂ）の負荷電流ＩＬＩ Ｋなるとｂ点電
圧Ｗｂ−Ｖｏｕｔ’はトランジスタＱ４のペース・エミ
ッタ電圧Ｖｂａ と同一となってトランジスタＱ４が
ＯＮ状態となりトランジスタ。畠のペース電位を下げて
出力電圧Ｖｏｕｔ’がｖｏｕｔ’＝ｖＬ ＝ＲＬＸＩＬ、 となるように動作する。
電流ＩＬ’を多く流さなければならないが、負荷電流Ｉ
Ｌ’が第５図（ｂ）の負荷電流ＩＬＩ Ｋなるとｂ点電
圧Ｗｂ−Ｖｏｕｔ’はトランジスタＱ４のペース・エミ
ッタ電圧Ｖｂａ と同一となってトランジスタＱ４が
ＯＮ状態となりトランジスタ。畠のペース電位を下げて
出力電圧Ｖｏｕｔ’がｖｏｕｔ’＝ｖＬ ＝ＲＬＸＩＬ、 となるように動作する。
ここでトランジスタＱ４のペース・エミッタ電圧Ｖｂｅ
は Ｖｂｅ＝Ｖｂ−Ｖｏｕｔ’ ”（Ｒａ ／（Ｒｍ ＋Ｒａ 、） ）・Ｖｍ−Ｖｏｕ
ｔ’（ｖａ−ａ点の電圧、）となシ、また Ｖ ａ＝Ｖ ｏ ｕ ｔ ’ ＋Ｒ１・Ｉ Ｌ’
テあるからＷｂ ｅ＝（Ｒ４／ （Ｒｓ ＋１４ ）
）Ｘ（Ｙｏｕ ｔ’ ＋Ｒ１・ＩＬ’ ）−Ｙｏｕ ｔ
’＝（Ｒｔ Ｒ４／（Ｒ１＋Ｒ４））・ＩＬ’−（Ｒ＠
／（Ｒ自＋１４ 、） ） ・Ｖｏｕ ｔ’ とな
る。
は Ｖｂｅ＝Ｖｂ−Ｖｏｕｔ’ ”（Ｒａ ／（Ｒｍ ＋Ｒａ 、） ）・Ｖｍ−Ｖｏｕ
ｔ’（ｖａ−ａ点の電圧、）となシ、また Ｖ ａ＝Ｖ ｏ ｕ ｔ ’ ＋Ｒ１・Ｉ Ｌ’
テあるからＷｂ ｅ＝（Ｒ４／ （Ｒｓ ＋１４ ）
）Ｘ（Ｙｏｕ ｔ’ ＋Ｒ１・ＩＬ’ ）−Ｙｏｕ ｔ
’＝（Ｒｔ Ｒ４／（Ｒ１＋Ｒ４））・ＩＬ’−（Ｒ＠
／（Ｒ自＋１４ 、） ） ・Ｖｏｕ ｔ’ とな
る。
したがって、出力電圧Ｖｏｕｔ’が下降すれば負荷電流
ＩＬ’も第５図（ｂ）に示すようにＩＬｌからＩＬ、Ｉ
ｃ減少する特性が得られる。
ＩＬ’も第５図（ｂ）に示すようにＩＬｌからＩＬ、Ｉ
ｃ減少する特性が得られる。
このように上記回路では、定電流形のように負荷電流Ｉ
Ｌを一定（定電流）にして出力電圧ｖｏｕｔを低下させ
るか、また、フォールド・パック形のように負荷電流Ｉ
Ｌ’を下げながら出力電圧Ｔｏ ｕ ｔ’を降下式せる
かのいずれかで行なっている。しかし、いずれの場合で
も負荷電流ＩＬ、ＩＬ’の流れが継続される状態であっ
て、負荷抵抗ＲＬが異常であるのにもかかわらず無駄な
電力が消費されてしまう。まして、負荷電流が流れ続け
るために不良部品が発熱、焼損し他の部品に影響をおよ
ぼすという欠点がある。また負荷抵抗ＲＬ側に現在多用
されているＣ−ＭＯ８ＩＣ等が用いられていると、この
Ｃ−ＭＯｆ９ ＩＣにはＣ−ＭＯ８構造がナイリスタ
と同一となって大電流が流れるというラッテアッグ現象
がある。したがりて、このような現象に対してはすぐに
電流を切れば問題はないが、すぐに切らないと破壊にい
たシ再使用できなくなりてしまり。しかしながら、上記
回路では破壊にいたる場合が多かった。
Ｌを一定（定電流）にして出力電圧ｖｏｕｔを低下させ
るか、また、フォールド・パック形のように負荷電流Ｉ
Ｌ’を下げながら出力電圧Ｔｏ ｕ ｔ’を降下式せる
かのいずれかで行なっている。しかし、いずれの場合で
も負荷電流ＩＬ、ＩＬ’の流れが継続される状態であっ
て、負荷抵抗ＲＬが異常であるのにもかかわらず無駄な
電力が消費されてしまう。まして、負荷電流が流れ続け
るために不良部品が発熱、焼損し他の部品に影響をおよ
ぼすという欠点がある。また負荷抵抗ＲＬ側に現在多用
されているＣ−ＭＯ８ＩＣ等が用いられていると、この
Ｃ−ＭＯｆ９ ＩＣにはＣ−ＭＯ８構造がナイリスタ
と同一となって大電流が流れるというラッテアッグ現象
がある。したがりて、このような現象に対してはすぐに
電流を切れば問題はないが、すぐに切らないと破壊にい
たシ再使用できなくなりてしまり。しかしながら、上記
回路では破壊にいたる場合が多かった。
本発明は上記実情に基づいてなされたもので、その目的
とするところは、過負荷電流が流れると直ちにしゃ断し
、さらに過負荷電流が再度流れるとしゃ断状態を継続し
て負荷抵抗側への影響を全く無くし得る過負荷保護回路
を提供することＫある。
とするところは、過負荷電流が流れると直ちにしゃ断し
、さらに過負荷電流が再度流れるとしゃ断状態を継続し
て負荷抵抗側への影響を全く無くし得る過負荷保護回路
を提供することＫある。
本発明は、過負荷検出回路が過負荷電流を検出するとし
ゃ断制御回路によシしゃ断素子を閉制御して過負荷電流
をしゃ断−Ｌ＞ 、この過負荷電流検出時から時限信号
発生回路によシしゃ断素子を開制御せしめ、かつしゃ断
継続回路によシ時限信号発生回路の動作を停止させ、も
−て再度過負荷電流が検出された場合、しゃ断制御回路
がしゃ断素子を閉制御して過負荷電流をしゃ断し、この
状態を継続させるようＫした過負荷保護回路である。
ゃ断制御回路によシしゃ断素子を閉制御して過負荷電流
をしゃ断−Ｌ＞ 、この過負荷電流検出時から時限信号
発生回路によシしゃ断素子を開制御せしめ、かつしゃ断
継続回路によシ時限信号発生回路の動作を停止させ、も
−て再度過負荷電流が検出された場合、しゃ断制御回路
がしゃ断素子を閉制御して過負荷電流をしゃ断し、この
状態を継続させるようＫした過負荷保護回路である。
以下、本発明の一実施例について図面を参照して説明す
る。第１図は本発明の過電流保護回路の全体構成図であ
る。同図において１ｏは直流電源回路でありて、ＮＰＮ
型トランジスタＱ、。及ぎ一側入力端子が出力ラインＬ
１に接続され、＋側入力端子が基準電源Ｖｋ と接続さ
れてその差分をＮＰＮＰＮ型トランジスタＱのペースに
供給するオペアンプＯＦ、、から構成されている。
る。第１図は本発明の過電流保護回路の全体構成図であ
る。同図において１ｏは直流電源回路でありて、ＮＰＮ
型トランジスタＱ、。及ぎ一側入力端子が出力ラインＬ
１に接続され、＋側入力端子が基準電源Ｖｋ と接続さ
れてその差分をＮＰＮＰＮ型トランジスタＱのペースに
供給するオペアンプＯＦ、、から構成されている。
さて、ＮＰＮ型トランジスタＱＩＯのエミッタ側には過
負荷検出回路２０が接続されておシ、この回路２０は負
荷電流ＩＬ鳳が所定レベルに達したときに艦過負荷電流
として検出しその過負荷検出信号Ｐｉをフリラグフロッ
グから構成されるしゃ断制御回路２１および時限信号発
生回路２２の各セット端子Ｓに出力するものである。
負荷検出回路２０が接続されておシ、この回路２０は負
荷電流ＩＬ鳳が所定レベルに達したときに艦過負荷電流
として検出しその過負荷検出信号Ｐｉをフリラグフロッ
グから構成されるしゃ断制御回路２１および時限信号発
生回路２２の各セット端子Ｓに出力するものである。
一方、ＮＰＮ型トランジスタｑ、。のペースにはしゃ新
素子としてのしゃ断スイッチＳＱが接続されている。前
記しゃ断制御回路２Ｉは過負荷検出信号Ｐ、を受けてし
ゃ断スイッチＳＱを閉制御信号ｐ、を出力するものであ
る。したがって、この閉制御信号Ｐ、の送出によりＮＰ
Ｎ製トランジスタＱｌｏがＯＦＦ状態となり過負荷電流
ＩＬａがしゃ断される。時限信号発生回路２２は過負荷
検出信号Ｐ、の立下がりつまり過負荷電流ＩＬａがしゃ
断された時点から予め定められた期間の第１の時限信号
Ｐ、をしゃ断制御回路２１のリセット端子Ｒａ に出力
して、しゃ断スイッチＳＱを開制御せしめるものである
。２３はしゃ断継続回路であって、これは時限信号発生
回路２２からの第１の時限信号Ｐ、をセット端子Ｓに受
けて、予め定められた期間の第２の時限信号Ｐ、を時限
信号発生回路２２のリセット端子ＲＫ出力して時限信号
発生回路２２から出力される第１の時限信号Ｐ、を停止
せしめ、この後再度過負荷電流を検出した場合にし中断
制御回路２１１ＩＣよりしゃ断スイッチ８Ｑの閉制御を
継続さるものである。また、２４はリセット回路であり
て、これは過負荷電流を検出して負荷抵抗側が復帰した
後、入力電圧Ｗｉｎを検出してしゃ断制御回路２Ｉおよ
びしゃ断継続回路２３の各リセット端子Ｒｈ、Ｒ４Ｃリ
セット信号Ｑを出力するものである。なお、しゃ断制御
回路２１、時限信号発生回路２２およびしゃ断継続回路
２３にはそれぞれ電源ラインＬｇ を通して電力が供給
されている。
素子としてのしゃ断スイッチＳＱが接続されている。前
記しゃ断制御回路２Ｉは過負荷検出信号Ｐ、を受けてし
ゃ断スイッチＳＱを閉制御信号ｐ、を出力するものであ
る。したがって、この閉制御信号Ｐ、の送出によりＮＰ
Ｎ製トランジスタＱｌｏがＯＦＦ状態となり過負荷電流
ＩＬａがしゃ断される。時限信号発生回路２２は過負荷
検出信号Ｐ、の立下がりつまり過負荷電流ＩＬａがしゃ
断された時点から予め定められた期間の第１の時限信号
Ｐ、をしゃ断制御回路２１のリセット端子Ｒａ に出力
して、しゃ断スイッチＳＱを開制御せしめるものである
。２３はしゃ断継続回路であって、これは時限信号発生
回路２２からの第１の時限信号Ｐ、をセット端子Ｓに受
けて、予め定められた期間の第２の時限信号Ｐ、を時限
信号発生回路２２のリセット端子ＲＫ出力して時限信号
発生回路２２から出力される第１の時限信号Ｐ、を停止
せしめ、この後再度過負荷電流を検出した場合にし中断
制御回路２１１ＩＣよりしゃ断スイッチ８Ｑの閉制御を
継続さるものである。また、２４はリセット回路であり
て、これは過負荷電流を検出して負荷抵抗側が復帰した
後、入力電圧Ｗｉｎを検出してしゃ断制御回路２Ｉおよ
びしゃ断継続回路２３の各リセット端子Ｒｈ、Ｒ４Ｃリ
セット信号Ｑを出力するものである。なお、しゃ断制御
回路２１、時限信号発生回路２２およびしゃ断継続回路
２３にはそれぞれ電源ラインＬｇ を通して電力が供給
されている。
次に上記の如く構成された回路の動作を第２図に示す動
作タイミング図を参照して説明する。
作タイミング図を参照して説明する。
負荷抵抗ＲＬが正常な場合は、しゃ断スイッチ８Ｑが開
状態にあり、直流電源回路１０は出力電圧Ｖｅｎｔを定
電圧に制御し、その出力電圧Ｖｏｕｔの値を基準電源Ｖ
ｋの電圧レベルとしている。ここで、負荷抵抗ＲＬ Ｋ
何らかの異常が発生して負荷電流ＩＬａが増加し、その
値が予め定められた値Ｉｈ を越えると過負荷検出回路
・２０はこれを検出してハイレベルの過負荷検出信号Ｐ
１をしゃ断制御回路２１および時限信号発生回路２２に
出力する。これにより、しゃ断制御回路２１は閉制御信
号Ｐ、をしゃ断スイッチＳＱに出力するのでしゃ断スイ
ッチＳＱは閉状態となってＮＰＮ型トランジスタＱ、。
状態にあり、直流電源回路１０は出力電圧Ｖｅｎｔを定
電圧に制御し、その出力電圧Ｖｏｕｔの値を基準電源Ｖ
ｋの電圧レベルとしている。ここで、負荷抵抗ＲＬ Ｋ
何らかの異常が発生して負荷電流ＩＬａが増加し、その
値が予め定められた値Ｉｈ を越えると過負荷検出回路
・２０はこれを検出してハイレベルの過負荷検出信号Ｐ
１をしゃ断制御回路２１および時限信号発生回路２２に
出力する。これにより、しゃ断制御回路２１は閉制御信
号Ｐ、をしゃ断スイッチＳＱに出力するのでしゃ断スイ
ッチＳＱは閉状態となってＮＰＮ型トランジスタＱ、。
のベース電位を零ゲルトにする。かくして、ＮＰＮ型ト
ランジスタＱｓｏはＯＦＦ状態となって負荷電流ＩＬａ
はしゃ断されて出力電圧Ｖｏｕｔは零ボルトとなる。そ
うして、過負荷電流ＩＬａがしゃ断されると過負荷検出
回路２０は過負荷検出信号Ｐ、の出力をやめる、つまり
ローレベルとする。すると、時限信号発生回路２２は過
負荷検出信号Ｐ。
ランジスタＱｓｏはＯＦＦ状態となって負荷電流ＩＬａ
はしゃ断されて出力電圧Ｖｏｕｔは零ボルトとなる。そ
うして、過負荷電流ＩＬａがしゃ断されると過負荷検出
回路２０は過負荷検出信号Ｐ、の出力をやめる、つまり
ローレベルとする。すると、時限信号発生回路２２は過
負荷検出信号Ｐ。
の立下がりを検出して、この検出時に第１の時限信号Ｐ
１をしゃ断制御回路２１のリセット端子に出力する。そ
うして、第１の時限信号Ｐｓの期間Ｔ、だけ経過すると
、時限信号発生回路２２は第１の時限信号Ｐ、をローレ
ベルにするので、これと同時にしゃ断制御回路２１から
出力される閉制御信号Ｐ、はローレベルとなる。
１をしゃ断制御回路２１のリセット端子に出力する。そ
うして、第１の時限信号Ｐｓの期間Ｔ、だけ経過すると
、時限信号発生回路２２は第１の時限信号Ｐ、をローレ
ベルにするので、これと同時にしゃ断制御回路２１から
出力される閉制御信号Ｐ、はローレベルとなる。
よって、しゃ断スイッチＳＱはＯＦＦ状態となってＮＰ
Ｎ型トランジスタＱＩＯがＯＮ状態となるとともに、し
ゃ断継続回路２３のセクト端子Ｓがローレベルとなるの
でこのしゃ断＆！続回路２３は第２の時限信号Ｐ、を時
限信号発生回路２２のリセット端子ＲＫ出力する。これ
により、出力電圧Ｖｏｕｔは基準電源Ｖｋの電圧レベル
と同一となる。そして、時限信号発生回路２２は・第２
の時限信号Ｐ４をリセット信号として受けるのでＩ！！
１０時限信号時限信号力しないものとなる。この状態で
第２の時限信号Ｐ、が出力されている間に過負荷検出回
路２０が再び過負荷電流を検出すると過負荷検出信号Ｐ
１が出力されてしゃ断制御回路２Ｉによりしゃ断スイッ
チＳＱを閉状態にする。これにより負荷電流Ｈ，ａは再
びしゃ断されて出力電圧Ｖｏｕｔが零がルトになる。そ
して、負荷電流ＩＬａがし中断されて過負荷検出回路２
０から出力される過負荷検出信号Ｐ、の立ち下がりが時
限信号発生回路２２で検出される。しかし、前述の如く
時限信号発生回路２２にはリセット信号が加わりている
ので第１の時限信号Ｐｓを出力しない。したがりて、し
、や゛断制御回路２１は閉制御信号Ｐ、を出力し続ける
。この結果、し中断スイッチＳＱは閉状態が保持される
ことになり負荷電流ＩＬｍはしゃ断状態となる。そうし
て、負荷抵抗ＲＬが修理等された後、入力電圧Ｍｉｎが
印加されるとリセット回路２イはこの入力電圧Ｗｉｎを
検出してリセット信号Ｑをしゃ断制御回路２１およびし
ゃ断継続回路２３に出力する。これにより。
Ｎ型トランジスタＱＩＯがＯＮ状態となるとともに、し
ゃ断継続回路２３のセクト端子Ｓがローレベルとなるの
でこのしゃ断＆！続回路２３は第２の時限信号Ｐ、を時
限信号発生回路２２のリセット端子ＲＫ出力する。これ
により、出力電圧Ｖｏｕｔは基準電源Ｖｋの電圧レベル
と同一となる。そして、時限信号発生回路２２は・第２
の時限信号Ｐ４をリセット信号として受けるのでＩ！！
１０時限信号時限信号力しないものとなる。この状態で
第２の時限信号Ｐ、が出力されている間に過負荷検出回
路２０が再び過負荷電流を検出すると過負荷検出信号Ｐ
１が出力されてしゃ断制御回路２Ｉによりしゃ断スイッ
チＳＱを閉状態にする。これにより負荷電流Ｈ，ａは再
びしゃ断されて出力電圧Ｖｏｕｔが零がルトになる。そ
して、負荷電流ＩＬａがし中断されて過負荷検出回路２
０から出力される過負荷検出信号Ｐ、の立ち下がりが時
限信号発生回路２２で検出される。しかし、前述の如く
時限信号発生回路２２にはリセット信号が加わりている
ので第１の時限信号Ｐｓを出力しない。したがりて、し
、や゛断制御回路２１は閉制御信号Ｐ、を出力し続ける
。この結果、し中断スイッチＳＱは閉状態が保持される
ことになり負荷電流ＩＬｍはしゃ断状態となる。そうし
て、負荷抵抗ＲＬが修理等された後、入力電圧Ｍｉｎが
印加されるとリセット回路２イはこの入力電圧Ｗｉｎを
検出してリセット信号Ｑをしゃ断制御回路２１およびし
ゃ断継続回路２３に出力する。これにより。
再び上述した動作力を繰り返される。
このように上記一実施例においては、過負荷検出回路２
０が過負荷電流を検出したときしゃ断制御回路２１によ
りしゃ断スイッチ８Ｑを閉状態にして過負荷電流をし中
断して出力電圧Ｖｏｕｔを零がルトにし、さらにしゃ断
スイッチ８Ｑの閉期間を設定する時限信号発生回路２２
の動作をし中断継続回路２３により停止させて再度過負
荷電流ＩＬａが検出された場合にし中断スイッチＳＱの
閉状態を継続させるように構成したので過負荷電流を完
全にしゃ断できる。これにより無駄な電力を消費するこ
ともなく、また不良部品の発熱、焼損により他の部品に
影響をおよぼすこともない。また、過負荷電流を検出し
てから一定時間出力電圧Ｖｏｕｔを零？ルトにし負荷電
流ＩＬａを流さないようにして、この後正常に戻してか
ら一定時間内に過負荷電流が検出された場合はしゃ断状
態を継続することになり負荷抵抗ＲＬおよび自身の回路
の保護がより完全なものとなる。特にＣ−ＭＯ８ＩＣが
ノイズ等によりラッチアップした場合にこれを解消し再
動作させることが出来るというメリットがある。さらに
、リセット回路２４が設けられているので修理後等の動
作が容易である。
０が過負荷電流を検出したときしゃ断制御回路２１によ
りしゃ断スイッチ８Ｑを閉状態にして過負荷電流をし中
断して出力電圧Ｖｏｕｔを零がルトにし、さらにしゃ断
スイッチ８Ｑの閉期間を設定する時限信号発生回路２２
の動作をし中断継続回路２３により停止させて再度過負
荷電流ＩＬａが検出された場合にし中断スイッチＳＱの
閉状態を継続させるように構成したので過負荷電流を完
全にしゃ断できる。これにより無駄な電力を消費するこ
ともなく、また不良部品の発熱、焼損により他の部品に
影響をおよぼすこともない。また、過負荷電流を検出し
てから一定時間出力電圧Ｖｏｕｔを零？ルトにし負荷電
流ＩＬａを流さないようにして、この後正常に戻してか
ら一定時間内に過負荷電流が検出された場合はしゃ断状
態を継続することになり負荷抵抗ＲＬおよび自身の回路
の保護がより完全なものとなる。特にＣ−ＭＯ８ＩＣが
ノイズ等によりラッチアップした場合にこれを解消し再
動作させることが出来るというメリットがある。さらに
、リセット回路２４が設けられているので修理後等の動
作が容易である。
なお、本発明は上記一実施例に限定されるものではない
。上記一実施例では過負荷電流をしゃ断するのにＮＰＮ
型トランジスタＱＩＯのイースミ位を零？ルトにしてい
るが、この過負荷電流をしゃ断する手段を第３図に示す
ようにＮＰＮ型トランジスタＱ、。のコレクタにしゃ断
スイクチＳ８を接続して直接過負荷電流をしゃ断する。
。上記一実施例では過負荷電流をしゃ断するのにＮＰＮ
型トランジスタＱＩＯのイースミ位を零？ルトにしてい
るが、この過負荷電流をしゃ断する手段を第３図に示す
ようにＮＰＮ型トランジスタＱ、。のコレクタにしゃ断
スイクチＳ８を接続して直接過負荷電流をしゃ断する。
また過負荷検出回路２０の出力端側にしゃ断スイッチＳ
、を接続して直接過負荷電流ＩＬａをし中断する、また
オ（アン７’ｏｐ、ｏへの基準電源Ｖｋ をしゃ断スイ
ッチＳ４により切り換えてしゃ断する。以上の各しゃ断
スイッチ５ｔｔＳＪＩｓＳ４のいずれか１手段または組
合わせて構成してもよい。
、を接続して直接過負荷電流ＩＬａをし中断する、また
オ（アン７’ｏｐ、ｏへの基準電源Ｖｋ をしゃ断スイ
ッチＳ４により切り換えてしゃ断する。以上の各しゃ断
スイッチ５ｔｔＳＪＩｓＳ４のいずれか１手段または組
合わせて構成してもよい。
本発明によれば、過負荷検出回路の過負荷電流によりし
ゃ断制御回路がしゃ断素子を閉制御して過負荷電流をし
ゃ断し、さらにしゃ断素子の開閉期間を設定する時限信
号発生回路の動作をしゃ断継続回路により停止させるの
で、過負荷電流が流れると直ちにしゃ断し、さらに過負
荷電流が再度流れるとしゃ断状態を継続して負荷抵抗側
への影響を全く無くし得る過負荷保護回路を提供できる
。
ゃ断制御回路がしゃ断素子を閉制御して過負荷電流をし
ゃ断し、さらにしゃ断素子の開閉期間を設定する時限信
号発生回路の動作をしゃ断継続回路により停止させるの
で、過負荷電流が流れると直ちにしゃ断し、さらに過負
荷電流が再度流れるとしゃ断状態を継続して負荷抵抗側
への影響を全く無くし得る過負荷保護回路を提供できる
。
第１図は本発明に係る過負荷保護回路の一実施例な示す
全体構成図、第２図は第１図に示す回路の動作タイミン
グ図、第３図は本発明の回路の変形例を示す構成図、第
４図（ａ）は従来の定電流形過負荷保護回路の構成図、
第４図（ｂ）は第４図（ａ）に示す回路の特性図、第５
図（＆）は従来の７オールド・パック形過負荷保護回路
の構成図、第５図＜ｂ）は＄５図（ａ）に示す回路の特
性図である□。 １ ｏ−・・直流電源回路、２０・・・過負荷検出回路
、２°１・・・しゃ断制御回路、２２・・・時限信号発
生回路、２３・・・しゃ断継続回路、２４・・・リセッ
ト回路。
全体構成図、第２図は第１図に示す回路の動作タイミン
グ図、第３図は本発明の回路の変形例を示す構成図、第
４図（ａ）は従来の定電流形過負荷保護回路の構成図、
第４図（ｂ）は第４図（ａ）に示す回路の特性図、第５
図（＆）は従来の７オールド・パック形過負荷保護回路
の構成図、第５図＜ｂ）は＄５図（ａ）に示す回路の特
性図である□。 １ ｏ−・・直流電源回路、２０・・・過負荷検出回路
、２°１・・・しゃ断制御回路、２２・・・時限信号発
生回路、２３・・・しゃ断継続回路、２４・・・リセッ
ト回路。
Claims (1)
- 直流電源回路に用いられる過負荷保護回路において、過
負荷電流を検出する過負荷検出回路と、この過負荷検出
回路から出力される過負荷検出信号を受けて前記過負荷
電流をしや断するしや断素子を開閉制御するしや断制御
回路と、前記過負荷検出回路からの過負荷検出信号を受
けて前記しや断制御回路に第１の時限信号を出力して前
記しや断素子の閉期間を設定する時限信号発生回路と、
この時限信号発生回路から出力される第１の時限信号を
受けて第２の時限信号を前記時限信号発生回路に出力し
て前記しや断制御回路の動作を停止せしめ、前記第２の
時限内に再度過負荷電流が検出された場合、前記しや断
制御回路によるしや断状態を継続させるしや断継続回路
と、直流にすべき入力電圧印加を検出して前記しや断制
御回路および前記時限信号発生回路を動作可能状態にす
るリセット回路とを具備したことを特徴とする過負荷保
護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27461484A JPS61156319A (ja) | 1984-12-28 | 1984-12-28 | 過負荷保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27461484A JPS61156319A (ja) | 1984-12-28 | 1984-12-28 | 過負荷保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61156319A true JPS61156319A (ja) | 1986-07-16 |
Family
ID=17544181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27461484A Pending JPS61156319A (ja) | 1984-12-28 | 1984-12-28 | 過負荷保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61156319A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104102263A (zh) * | 2014-05-30 | 2014-10-15 | 北京航天自动控制研究所 | 一种带电流监测的恒流源电路 |
| CN104932600A (zh) * | 2015-05-28 | 2015-09-23 | 株洲变流技术国家工程研究中心有限公司 | 具有状态监测功能的晶闸管电磁触发用高频电流源装置 |
-
1984
- 1984-12-28 JP JP27461484A patent/JPS61156319A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104102263A (zh) * | 2014-05-30 | 2014-10-15 | 北京航天自动控制研究所 | 一种带电流监测的恒流源电路 |
| CN104932600A (zh) * | 2015-05-28 | 2015-09-23 | 株洲变流技术国家工程研究中心有限公司 | 具有状态监测功能的晶闸管电磁触发用高频电流源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58205333A (ja) | スイツチングトランジスタの保護回路 | |
| JPS61156319A (ja) | 過負荷保護回路 | |
| JP3251803B2 (ja) | 過電流保護回路及び過電圧保護回路 | |
| US4740723A (en) | Semiconductor switch | |
| JPH0731297Y2 (ja) | 過電流保護機能を有する定電圧電源回路 | |
| JP2755391B2 (ja) | 過電流保護回路 | |
| JPH0473327B2 (ja) | ||
| JPH06260911A (ja) | 誘導分を有する短絡時にトランジスタを非活動化するために使用する保護回路 | |
| JP3002223B2 (ja) | 電源保護回路 | |
| JPH01220915A (ja) | トランジスタの出力短絡保護回路 | |
| JPH03277117A (ja) | 過電流保護回路 | |
| JP2001128370A (ja) | 電源逆接続保護回路 | |
| JPS61254069A (ja) | 電源保護装置 | |
| JP2543118B2 (ja) | 過熱遮断回路 | |
| JPH0746756A (ja) | 直流電源の逆接続保護回路 | |
| JPS63109515A (ja) | 電源システム | |
| JP2002010472A (ja) | 過電流保護回路及びそれを内蔵した電気機器 | |
| JPS6331413Y2 (ja) | ||
| JP3120824B2 (ja) | スイッチング電源 | |
| JPH0615296Y2 (ja) | 過負荷検出回路 | |
| JPH0628912Y2 (ja) | 過電圧保護回路 | |
| JPH04150717A (ja) | 過電流保護回路 | |
| JPS6136815A (ja) | 電源回路 | |
| JPH11273534A (ja) | 回路遮断用自動高速限流装置 | |
| JPS63244125A (ja) | 過電流保護回路 |