JPS58205333A - スイツチングトランジスタの保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、スイッチングトランジスタ用の駆動パルスを
遮断する遮断装置を備え、この遮断装置は比較器によっ
て駆動され、その比較器はスイッチングトランジスタの
電圧を基準電圧と比較し、スイッチングトランジスタの
過負荷の際に前記駆動パルスを遮断するスイッチングト
ランジスタの保護回路に関するものである。

この種の保護回路は雑誌［ＥＩｅｋｔｒｏｎｉｋＪ　１
９８０年、第２５号、第４６〜４７ページにより公知で
ある。この種の保護回路によって、スイッチングトラン
ジスタは飽和状態になったかどうかについて監視される
。すなわち、スイッチングトランジスタのコレクタ・エ
ミッタ間電圧がトランジスタの飽和の際に生じる値を超
えたかどうかが調べられる。その結果、スイッチングト
ランジスタは短絡や過負荷から保護される。すなわち公
知の保護回路では、スイッチングトランジスタのコレク
タ・エミッタ区間に生じる電圧を比較器において飽和値
に対応する基準電圧と比較し、スイッチングトランジス
タのコレクタ・エミッタ間電圧が飽和値を超えたとき駆
動パルスを遮断する。

しかし、この公知の保護回路においては次のような問題
がある。それは、スイッチングトランジスタ投入の際、
コレクタ・エミッタ間電圧が比較的緩慢に下降し、ある
一定の遅れ時間の後始めて低い定常値Ｋ”達することで
ある＠この遅れ時間中に保護回路が動作するのを防止す
るためには、保護回路が対応する遅れを持たなければな
らない。

しかし、この遅れは短絡事故が起こったときの遮断時に
も作用するので、短絡電流は遅れ時間中も抑制されるこ
となく増加するおそれがある。スイッチングトランジス
タが大きなペース電流で駆動されたり、あるいは高増幅
率のダーリントン回路が用いられている場合には、短絡
電流はしばしば、スイッチングトランジスタの動作時間
中にある制約された短絡回数に対してのみ許される値を
超えてしまうことがある。

したがって本発明の目的は、冒頭に述べたような保護回
路を、応答遅れが全くないか、もしくは極めてわずかし
かないように構成することに、ある。

この目的は本発明によれば、比較器がスイッチングトラ
ンジスタのペース・エミッタ間電圧を基準電圧と比較す
るように構成することによって達成される。

本発明によれば、公知の装置のように短絡時のスイッチ
ングトランジスタのコレクターエミッタ間電圧の上昇を
遮断規準として用いるのではなく、ベース・エミッタ間
電圧の上昇が用いられる。すなわち、スイッチングトラ
ンジスタにおいては、コレクタ電流の増大とともに、コ
レクタ・エミッタ間電圧のみならず、一定のペース電流
のもとではベース・エミッタ間電圧も上昇する。短絡の
ない通常運転でベース・エミッタ間電圧は投入パルスの
供給とほとんど同時に定常値に達する。すなわちベース
・エミッタ間電圧はコレクタ・エミッタ間電圧とは異な
り、投入相の始まりで上昇した値に達する。そのため本
発明の保護回路では応答遅れが全く無くなるか、または
ベース・エミッタ間の導通特性によって条件づけられた
極めてわずかな応答遅れしか生じない。ベース・エミッ
タ間電圧の上昇はコレクタ電流の増大にほぼ遅れ無しに
追従するので、すなわち短絡電流はほとんど遅れなしに
検出されるので、本発明の保護回路によれば、短絡の際
に非常に急速な遮断を達成することができる。したがっ
て短絡電流は上昇速度の高い場合でも、周期的な過電流
運転に対しても許容される値に制限することができる０
本発明の保護回路では最短の投入時間または遮断時間に
ついての条件を考慮しなくてもよい。そのことは公知の
装置では応答遅延回路のコンデンサの充電のために必要
であった。さらに本発明の保護回路では非常に大きな値
をとり得るコレクタ電圧を測定しなくてもよく、低い、
したがって監視用電子回路で簡単に処理できるベース電
圧を測定すればよい。

本発明の保護回路は、基準電圧としてツェナー電圧を有
するツェナーダイオードを比較器とし、そのツェナーダ
イオードの一端をスイッチングトランジスタのベースに
接続し、他端を遮断用トランジスタのベースに接続する
ことＫよって得られる。この構成によれば、短絡時にス
イッチングトランジスタは完全には遮断されず、スイッ
チングトランジスタを流れる電流を許容値に制限する。

しかし完全な遮断は併設のユニット、例えば調節装置に
よって行うことができる。

比較器と遮断装置との間にメモリーを接続すれば嘱保護
回路によるスイッチングトランジスタの遮断を完全にす
ることができる。このメモリーのリセットのために、メ
モリーのクロックパルス側縁制御されるリセット入力端
に駆動パルスを入力することができる。こうすることに
よって遮断状態を、短絡電流を生じさせる駆動パルスの
消滅によって、または新たな駆動パルスの発生によって
、再び除去することができる。

遮断装置に特別なメモリーを前置する代りに、比較器に
も記憶作用を遂行するためにその出力端子と入力端子と
の間に帰還ダイオードを配置することができる。すなわ
ち、そうすることによって比較器が一度応答したとき、
比較器はリセットされるまで応答状態に保たれる。

メモリー作用を有する比較器のリセットは、駆動パルス
がダイ・オード、および抵抗を並列に接続したコンデン
サを介して比較器の入力端子に入力され、その結果駆動
パルスの側縁で比較器をリセットすることによって行う
ことができる。

スイッチングトランジスタのコレクタ・エミッタ区間が
ダイオードおよびコンデンサの直列回Ｗ＆によって橋絡
され、駆動パルスが抵抗を介してダイオードとコンデン
サとの接続点に入力され、そのダイオードとコンデンサ
との接続点が比較器の比較入力端子に接続されている保
護回路においては、前記接続点およびスイッチングトラ
ンジスタのベースを、減給、合ダイオードを介して比較
器の同一比較入力端子に接続することができる。この保
護回路ではスイッチングトランジスタのベース・エミッ
タ間電圧もコレクタ・エミッタ間電圧も監視される。ベ
ース・エミッタ間電圧しか監視しなければ、短絡は検知
できるが、過負荷を検知することはできない。すなわち
、スイッチングトランジスタの過負荷は負荷回路の電流
増加によってのみならず、例えばスイッチングトランジ
スタのコレクタ・エミッタ区間に過少ペース電流によっ
て一ス電圧の監視によって短絡時の急速保護を達成でき
、またエミッタ・コレクタ間電圧の監視によつて考え得
るほとんどあらゆる過電流に対する確実な保護を達成す
ることができる。

比較器の出力端子と基準電圧が入力される比較入力端子
との間に帰還コンデンサを接続することができる。この
ような構成の比較器によれば、遮断指令をある一定の最
小時間保持し７ておくことができる。その最小時間の経
過後、例えば附加的なコレクタ・エミッタ間電圧の監視
によりスイッチングトランジスタを最終的に遮断するこ
とができる。

次に本発明の実施例を詳細に説明する。

第１図は本発明による保護回路の概略基本構成を示すも
のである。負荷５がスイッチングトランジスタ１と直列
にして電源ＵＶに接続されている。

負荷５が短絡されるか過小抵抗を持つと、許容限度を超
えた大きな電流がスイッチングトランジスタｌを通って
流れ、これを破壊に到らせるおそれがある。これを防止
するために本発明による保護口′路が設けられる。以下
に述べる本発明の保護回路は、スイッチングトランジス
タ１０代りにダーリントン接続のトランジスタ装置が用
いられる場合にも同様に適用可能である。

スイッチングトランジスタ１のベースには遮断装置４を
介して駆動パルスが導かれる。遮断装置４は事故時だス
イッチングトランジスタ１に対する投入パルスを阻止す
るか、短絡する。遮断装置４は比較器２によって制御さ
れ、比較器２はトランジスタ１のベース・エミッタ間電
圧ＵＢＥを基準電圧Ｕｒｅｆ　　と比較する。比較器２
にはメモリー３が後置されており、メモリー３は比較器
２の出力端から出力される遮断信号を記憶する。メモリ
ー３の出力端は遮断装置４の阻止入力端子ＳＰに接続さ
れて、いる。第１図の実施例の場合、スイッチングトラ
ンジスタＩＫ、対する駆動パルスはメモリー３のリセッ
ト入力端子にも導かれている。

１ 次に第２図および第３図の特性図を参照して第１図の装
置の動作を説明する。第２図はコレクタ・エミッタ間電
圧ＵｃＥとコレクタ電流Ｉｃとの関係を、ベース電流■
Ｂをパラメータとし１示すものである０ここで太線の囲
み部分はコレクタ電流ＩＣおよびコレクタ・エミッタ間
電圧ＵｃＥの組合せに対する許容範囲を表わしている。

この許容範囲は、ハツチングを施し周期的に使用が許さ
れる範囲と、ハツチングを施していない、限定された回
数Ｎ１例えばＮ＜３０００の回数だけ利用可能な範囲と
に分けられる。さらに種々の許容投入時間、例えば２０
μｓあるいは１０μＳ１に対する範囲が示されている。

保護回路の目的は、トランジスタ１が許容運転範囲、し
たがってできるだけハツチングを施した運転範囲を離れ
ないようにす、ることである。それ故スイッチングトラ
ンジスタ１がオン状態にあるとき、例えば負荷５の短絡
によってコレクタ電流Ｉｃが増大すると、スイッチング
トランジスタ１は、コレクタ電流ＩＣが当該コレクタ・
エミッタ間電圧ＵｃＥとそのときのペース電流ＩＢとＫ
よって定まる最大コレクタ電流Ｉ。を超える前に遮断さ
れなければならない。

この種の事故に対する規準として本発明の保護回路にお
いてはベース・エミッタ間電圧ＵＢＥの上昇が用いられ
る。すなわち、第３図の典型的なＩＢ／ＵＢＢ特性が示
すよつに、ペース電流■Ｂ一定の場合コレクタ電流■ｃ
の増大と共にベース・エミッタ間電圧ＵＢＥも上昇する
。この電圧上昇はコレクタ電流ＩＣの最大には比例しな
いが、少なくとも短絡事故を検知するのには十分である
。

すなわち第１図の回路では基準電圧Ｕｒｅｆの選定は、
一定のペース電流ＩＢのもとではベース・エミッタ電圧
ＵＢＥが基準電圧Ｕｒｅｆを常に下まわるが短絡時には
その基準電圧Ｕｒｅｆを上まわり、それにより遮断装置
４を介して、スイッチングトランジスタ１に加わる投入
パルスを消滅させるようにすればよい。ベース・エミッ
タ区間は注入ペース電流をほとんど遅れなしに流すので
、ベース電流■Ｂを流したときベース・エミッタ間電圧
ＵＢＥの動的な過振動が生じないので、遮断は一般に遅
れなしに行うことができる。場合によって必要な小さな
遅れは第１図には示されていない小さな時定数のＲ，Ｃ
’回路によって得ることができる。

ペース・エミッタ間電圧ＵＢＥはコレクタ電流■ｃに実
用上遅れなしに追従するので、短絡時にはスイッチング
トランジスタ１の急速遮断が可能であり、その結果短絡
電流が非常に大きな上昇速度を持っている場合でも、ス
イッチングトランジスタの周期的なスイッチング過程に
対して許容されるハツチングで示し７た動作範囲を超え
ることはない。

極めて単純な実施例が第４図に示されている。

ここでは比較器は第１図の基準電相に相当するツェナー
電圧を有するツェナーダイオード６によって構成されて
いる。ツェナーダイオード６のカソードは逆極性のダイ
オード９を介してスイッチングトランジスタ１０ベース
に接続され、ツェナーダイオード６のアノードは抵抗８
を介してスイッチングトランジスタ１のエミッタに接続
されている。遮断装置として遮断トランジスタ７が設け
られており、その遮断トランジスタ７のコレクタはツェ
ナーダイオード６のカソードに接続され、エミッタはス
イッチングトランジスタｌのエミッタに接続され、ペー
スはツェナーダイオード６のアノードに接続されている
。この装置ではスイッチングトランジスタｌの監視すべ
きペース・エミッタ間電圧ＵＢＥがツェナーダイオード
６のツェナー電圧を超えると、このツェナーダイオード
６が導通して抵抗８に電圧降下を生じる。この電圧降下
により遮断トランジスタ７が導通し、ダイオード９を介
してスイッチングトランジスタ１のペース電流をエミッ
タに導く。したがってスイッチングトランジスタ１のペ
ース・エミッタ間電圧は、ダイオード９のしきい値電圧
とツェナーダイオード６のツェナー電圧との和に相当す
る値に制限される。さらに第３図の特性に基づいてコレ
クタ電流も許容値に制限される。その場合スイッチング
トランジスタ１の完全な遮断は行われないが、トランジ
スタは許容動作範囲内にとどまる。

第５図に他の実施例が示されている。この実施例はほぼ
第１図の回路に対応するが、特別なメモリー３は設けら
れておらず、比較器２自体がメモリー機能を持っている
。それは比較器２の正入力端子と出力端子との間にダイ
オード２ａと抵抗２ｂとの直列回路を接続することによ
って行われる。

比較器２の負入力端子にはスイッチングトランジスタ１
のペース−エミッタ間電圧が、比較器２の正入力端子に
は抵抗１４を介して基準電圧Ｕｒｅｆがかかる０ペース
・エミッタ間電圧ＵＢＥが基準電圧Ｕｒｅｆを下まわっ
ている限り、比較器２の出力電圧は正であり、帰還回路
はダイオード２ａによってブロックされている。しかし
、スイッチングトランジスタ１のペース・エミッタ間電
圧が基準電圧Ｕｒｅｆよりも高くなると、比較器２の出
力電圧が負になり、遮断装置４を介して、到来する投入
パルスを遮断する。さらにその負電圧は抵抗２ｂおよび
この場合導通方向にあるダイオード２ａを介して比較器
２の正入力端子に帰還され、その結果、比較器２の負の
出力電圧は、スイッチングトランジスタｌのペース・エ
ミッタ間電圧が遮断装置の動作により零になったときも
なお維持される。比較器２によって構成されたメモリー
を再びリセットするために、その正入力端子に、ダイオ
ード１０．抵抗１２によって橋絡されるコンデンサ１１
、および抵抗１３の直列回路を介してさらに駆動パルス
が入力される。短絡が除去されたら、すなわち比較器２
の負入力端子に電圧がもはやかからないと、駆動パルス
の次の立上がりによって」二連の直列回路を介して正の
パルスが、抵抗２ｂとダイオード２ａによる帰還のだめ
になお負の状態にある比較器２の正入力端子に伝達され
る。それ故、この正入力端子は短時間正になり、その結
果自己保持作用が止揚され、遮断装置に対する阻止信号
が除去される。

もう一つの実施例が第６図に示されている。ここではス
イッチングトランジスタ１のペース・エミッタ区間にダ
イオード２ｏとコンデンサ２１との直列回路が並列に接
続されている。ダイオード２０とコンデンサ２１との接
続点は比較器２の負入力端子に接続されている。比較器
２の出力端子は抵抗２２を介して、遮断装置として用い
られる遮断トランジスタ４のペースに接続されている０
この遮断トランジスタ４のコレクタ・エミッタ区間はス
イッチングトランジスタエのベース−エミッタ区間に並
列に接続されている。比較器２の正入力端子には抵抗１
４を介して基準電圧Ｕｒｅｆが入力される。比較器２の
出力端子と正入力端子との間の帰還回路にはコンデンサ
２Ｃが挿入されている。第６図の回路は第１図の回路と
同様の動作をすでに述べたと同様に行うが、コンデンサ
２１により遮断装置に対してわずかな応答遅れが生じる
ようＫしている。帰還コンデンサ２ｃＫより、このコン
デンサ２Ｃと抵抗１４とからなるＲＣ回路の時定数によ
って決定される時間の間、比較器２の自己保持が得られ
る。こうすることによって、遮断装置が動作したとき、
例えば５〜１ｏマイク【１秒というような最小遮断時間
を得る。

すでに述べたように、スイッチングトランジスタ１０ペ
ース・エミッタ間電圧を監視することによって実質的に
短絡事故のみが検知され得るので、第６図の保護回路に
はコレクタ・エミッタ間電圧の上昇に応動する第２の遮
断装置が設けられている。すなわちスイッチングトラン
ジスタ１のコレクタ・エミッタ間にダイオード１５とコ
ンデンサ１６との直列回路が接続されてお９、ダイオー
ドンサ１６の接続点には抵抗１７を介して駆動ノ＜ルス
が入力されるＯさらにこの接続点は抵抗１８およびダイ
オード１９を介して比較器２の負入力端子と接続されて
いる。

この保護回路に投入パルスが到来すると、抵抗１７を介
してコンデンサ１６が充電される。しかし、−事故の無
い運転状態ではコンデンサ１６の電圧は、比較器２を駆
動制御するのには十分な値に達していない。すなわち、
投入パルスの到来後ある一定の遅れ時間が経過してスイ
ッチングトランジスタｌがオンになり、コンデンサ１６
はダイオード１５およびスイッチングトランジスタ１を
介して同トランジスタ１のコレクタ・エミッタ間電圧に
まで放電される。事故でないときに投入パルスにより比
較器２が動作しないように保証するために、抵抗１７お
よびコンデンサ１６によって構成されるＲＣ回路の時定
数はスイッチングトランジスタｌの投入時間よりも長く
なければならない。

事故、例えばスイッチングトランジスタ１のペース電流
が小さすぎることによってスイッチングトランジスタ１
のコレクタ・エミッタ間電圧が上昇すると、コンデンサ
１６が抵抗１７を介してそれて対応する電圧にまで充電
され、結局、抵抗１８および減結合ダイオード１９を介
して比較器２が駆動制御され、遮断トランジスタ４を介
してスイッチングトランジスタＩｔ−’Ｊ断する。しか
し、この遮断は、投入過程に必要なコンデンサ１６およ
び抵抗１７からなるＲＣ回路によって同様に遅延させら
れる。スイッチングトランジスタ１を遮断するとコレク
タ・エミッタ間電圧がさらに上昇し、まずなおも投入パ
ルスが抵抗１７にかかるので、コンデンサ１６は高い電
圧に充電される状態を続ける０それによりスイッチング
トランジスタ１は、投入パルスが消滅し、コンデンサ１
６が抵抗１７を介して放電されるので遮断状態に保たれ
る。このようにコレクタ・エミッタ間電圧の監視を行う
この回路装置は、投入パルスの消滅によって再び解かれ
る自己保持特性を持っている。

すなわち上述の回路装置においては、短絡事故の際にベ
ース・エミッタ間電圧の監視によってスイッチングトラ
ンジスタ１を極めて単連に遮断することができる０なお
、コンデンサ２Ｃによって設定される最小遮断時間は、
その経過後、到来する投入パルスが再び消滅されるまで
、比較器２がコレクタ番エミッタ間電圧の監視によって
コンテンｆ１６を介して動作状態に保たれるように設計
される。ベース・エミッタ間電圧の監視によって確実に
は検知することのできない過負荷の場合には、スイッチ
ングトランジスタ１の遮断はコレクタ嘲エミッタ間電圧
の監視によって直接性われる。

この種の遮断は、短絡時とは異なり、ある一定の時間遅
れ後始めて行われる０というのは考慮すべき電流が短絡
時よりも少ないのＳｌ　この場合の時間遅れはそれほど
危険ではないからである。過負荷が投入相中に始めて生
じる場合には、コンデンサ１６が予め充電されているの
で、応答時間が相当短くなる。

【図面の簡単な説明】

第１図は本発明の保護回路の基本構成を示す接続図、第
２図、第３図は本発明の保護回路の作用を説明するだめ
の線図、第４図、第５図、第６図は本発明の保護回路の
異なる実施例を示す接続図である。 ｌ・・・スイッチングトランジスタ、　２・・・比較器
、３・・・メモリー、　４・・・遮断装置（遮断トラン
ジスタ）、　５・・・負荷、　６・・・ツェナーダイオ
ード、７・・・遮断トランジスタ、　ＵＢＥ・・・スイ
ッチングトランジスタのペース・エミッタ間電圧”ｒｅ
ｆ・・・基準電圧。

Claims (1)

1. 【特許請求の範囲】 ■）スイッチングトランジスタ用の駆動パルスを遮断す
   る遮断装置を備え、この遮断装置は比較器によって駆動
   され、その比較器はスイッチングトランジスタの電圧を
   基準電圧と比較し、スイッチングトランジスタの過負荷
   の際に前記駆動パルスを遮断するスイッチングトランジ
   スタの保護回路において、前記比較器はスイッチングト
   ランジスタのペース・エミッタ間電圧を基準電圧と比較
   することを特徴とするスイッチングトランジスタの保護
   回路０ ２、特許請求の範囲第１項記載の保護回路において、遮
   断装置はスイッチングトランジスタの駆動電流を導くト
   ランジスタであり、比較器は基準電圧としてのツェナー
   電圧を有するツェナーダイオードであり、このツェナー
   ダイオードは一端がスイッチングトランジスタのペース
   に接続され、他端が前記遮断用トランジスタのペースに
   接続されていることを特徴とするスイッチングトランジ
   スタの保護回路０ ３）特許請求の範囲第１項まだは第２項言己載の保護回
   路圧おいて、比較器と遮断装置との間にメモリーが接続
   されていることを特徴とするスイッチングトランジスタ
   の保護回路０４）特許請求の範囲第３項記載の保護回路
   において、駆動パルスがメモリーのクロックツくルス側
   縁で制御されるリセット入力端子に入力されることを特
   徴とするスイッチングトランジスタの保護回路。 ５）特許請求の範囲第１項または第２Ｊ貞記載の保護回
   路において、比較器はメモリー作用を得るためてその出
   力端子と入力端子との間に帰還ダイオードを備えている
   ことを特徴とするスイッチングトランジスタの保護回路
   。 ６）特許請求の範囲第５項記載の保護回路において、駆
   動パルスがダイオード、抵抗により橋絡されたコンデン
   サを介して比較器の入力端子に入力され、駆動パルスの
   側縁が比較器をリセットすることを特徴とするスイッチ
   ングトランジスタの保護回路。 ７）特許請求の範囲第１〜６項のうちのいずれかに記載
   の保護回路において、スイッチングトランジスタのコレ
   クタΦエミッタ区間がダイオードおよびコンデンサの直
   列回路によって橋絡され、駆動パルスが抵抗を介して前
   記ダイオードとコンデンサとの接続点だ入力され、その
   ダイオードとコンデンサとの接続点が比較器の比較入力
   端子に接続され、さらに前記接続点およびスイッチング
   トランジスタのベースは減結合ダイオードを介して比較
   器の同一比較入力端子に接続されていることを特徴とす
   るスイッチングトランジスタの保護回路０ ８）特許請求の範囲第１〜７項のうちのいずれかＩＣ記
   載の保護回路において、比較器の出力端子と基準電圧が
   入力される比較入力端子との間に帰還コンデンサが接続
   されていることを特徴とするスイッチングトランジスタ
   の保護回路◎