JPS5833322A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS5833322A JPS5833322A JP56131003A JP13100381A JPS5833322A JP S5833322 A JPS5833322 A JP S5833322A JP 56131003 A JP56131003 A JP 56131003A JP 13100381 A JP13100381 A JP 13100381A JP S5833322 A JPS5833322 A JP S5833322A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- diode
- main transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08112—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えばトランジスタの負荷回路で生じた逆
パーイアススノ々イク電圧によるトランジスタの破壊中
劣化を防止する保護回路を備えたトランジスタ回路に＠
する・ トランジスタの出力回路ＫＩＩ続された負荷が、コンデ
ンサやコイルなどで構成されているトランジスタ回路に
あっては、例えばそのトランジスタがオン状態からオフ
状態へ、またはオフ状態からオン状態へ・移行する際、
このトランジスタの負荷Ｏ接続された工電、夕とペース
との間に最大定格電圧Ｖ。。すなわちベースエ建、タ逆
耐電圧を越える逆バイアスス／？イク電圧が印加される
ことがしばしば起ζに、それがトランジスタの特性劣化
中、トランジスタのブレークダウンの原因の一つとなっ
ていた。
パーイアススノ々イク電圧によるトランジスタの破壊中
劣化を防止する保護回路を備えたトランジスタ回路に＠
する・ トランジスタの出力回路ＫＩＩ続された負荷が、コンデ
ンサやコイルなどで構成されているトランジスタ回路に
あっては、例えばそのトランジスタがオン状態からオフ
状態へ、またはオフ状態からオン状態へ・移行する際、
このトランジスタの負荷Ｏ接続された工電、夕とペース
との間に最大定格電圧Ｖ。。すなわちベースエ建、タ逆
耐電圧を越える逆バイアスス／？イク電圧が印加される
ことがしばしば起ζに、それがトランジスタの特性劣化
中、トランジスタのブレークダウンの原因の一つとなっ
ていた。
このような問題を解決するーためには、従来から種々の
保護回路が考えられている。例えば第１図の（ａ） Ｋ
示すようにトランジスタ１１のエミ、り回路に：１ンデ
ンサやコイルのような負荷１２が接続された場合に、こ
のトランジスタ１１のエミ、り側に生じ九負荷１１によ
るスノ臂イク電圧を、ダイオードを介してコレクタ側へ
逃がすも□のであり％この場合同図の伽）に示すよう忙
、ダイオードｊｊＫ対して電流制限用の抵抗１４を直列
に挟入することが行なわれている。
保護回路が考えられている。例えば第１図の（ａ） Ｋ
示すようにトランジスタ１１のエミ、り回路に：１ンデ
ンサやコイルのような負荷１２が接続された場合に、こ
のトランジスタ１１のエミ、り側に生じ九負荷１１によ
るスノ臂イク電圧を、ダイオードを介してコレクタ側へ
逃がすも□のであり％この場合同図の伽）に示すよう忙
、ダイオードｊｊＫ対して電流制限用の抵抗１４を直列
に挟入することが行なわれている。
また、第２図に示すようにトランジスタ１１のエｆ、夕
とコレクタとの間に′：１ンデンサ１５と抵抗ＩＣの直
列回路を接続し、スパイク電圧を吸収し、コレクタ側へ
逃がすよう和している＠しかし、このいずれの場合も、
トランジスタＩＩの出力側であるコレクタ・工建ツタ間
にダイオード、抵抗あるいはコンデンサなどを接続する
ため、とくに出力インピーダンスの低い回路では、異常
発振や出力電力低下をしばしば引き起こす欠点があった
・壕九、第３！！ｌｌＫ示すように、トランジスタ１１
０ペースと工建ψりとの間にダイオ−１１１１およびΔ
ソーツェナーダイオード１１の直列回路゛を挟入するこ
とにより、スパイク電圧を吸収してトランジスタ１１の
ペースと工々、夕との間を保護することも考えられる・
このような回路和すゐと、デレータダウン対策において
は、発振や出力低下などの点から見れば有利な手段であ
るが、Δソーツェナーダイオード１１は一般的に入手し
易いものではなく、また非常（高価であるという欠点が
あった。
とコレクタとの間に′：１ンデンサ１５と抵抗ＩＣの直
列回路を接続し、スパイク電圧を吸収し、コレクタ側へ
逃がすよう和している＠しかし、このいずれの場合も、
トランジスタＩＩの出力側であるコレクタ・工建ツタ間
にダイオード、抵抗あるいはコンデンサなどを接続する
ため、とくに出力インピーダンスの低い回路では、異常
発振や出力電力低下をしばしば引き起こす欠点があった
・壕九、第３！！ｌｌＫ示すように、トランジスタ１１
０ペースと工建ψりとの間にダイオ−１１１１およびΔ
ソーツェナーダイオード１１の直列回路゛を挟入するこ
とにより、スパイク電圧を吸収してトランジスタ１１の
ペースと工々、夕との間を保護することも考えられる・
このような回路和すゐと、デレータダウン対策において
は、発振や出力低下などの点から見れば有利な手段であ
るが、Δソーツェナーダイオード１１は一般的に入手し
易いものではなく、また非常（高価であるという欠点が
あった。
この発明は上記のような逆バイアススノ々イク電圧に対
する従来のトランジスタ保護回路における欠点を改棗し
、一般に高価な／母ワーツエナーダイオードを用いると
と“なく、・出力電力低下や異常発振対策にも有利な、
逆バイアススパイク電圧に対する保護を行なうことので
きるトランジスタ回路を提供するものである。
する従来のトランジスタ保護回路における欠点を改棗し
、一般に高価な／母ワーツエナーダイオードを用いると
と“なく、・出力電力低下や異常発振対策にも有利な、
逆バイアススパイク電圧に対する保護を行なうことので
きるトランジスタ回路を提供するものである。
以下図面を参照して、この発明の一実施例を説明する。
第４図は、その構成を示すもので、トランジスタ１１の
エイ曽りに負荷１２が接続される。このトランジスタ１
１の工で、夕とペースとの間には、逆バイアス電圧をペ
ース側に逃がす保護トランジスタ１８を接続すると共に
１このトランジスタ１８のペースにはツェナーダイオー
ド１＃および抵抗２０の直列回路を介して、前記トラン
ジスタ１１のエイ、−と接続する。そして、入力端子１
’ＯＫ正の入力信号が供給された時にトランジスタ１１
１の工（、夕とペース間が導通状態とされ、負荷１２に
対して電源ｖｃが供給されるようになるものである。
エイ曽りに負荷１２が接続される。このトランジスタ１
１の工で、夕とペースとの間には、逆バイアス電圧をペ
ース側に逃がす保護トランジスタ１８を接続すると共に
１このトランジスタ１８のペースにはツェナーダイオー
ド１＃および抵抗２０の直列回路を介して、前記トラン
ジスタ１１のエイ、−と接続する。そして、入力端子１
’ＯＫ正の入力信号が供給された時にトランジスタ１１
１の工（、夕とペース間が導通状態とされ、負荷１２に
対して電源ｖｃが供給されるようになるものである。
このように構成された回路Ｋかいて、まずス・々イク電
圧が生じないとき、主トランジスタ１Ｋがオン状態、オ
フ状態に拘らず、トランジスタ１１のペース・ニオダタ
間電圧カ低く、）ランジスタ１８のエン、夕電圧に対し
て、このトランジスタ１８のペース電流を供給するツェ
ナーダイオード１１のツェナー電圧を越えてトランジス
タ１８にはペース電流が供給されず、トランジスタ１１
社オフ状態にある。従って、トランジスタ１ａのコレク
タと工ζツＩ間ハ開放されてお抄、しかもトランジスタ
１ａのペース側は、ツェナーダイオード１＃にょって、
主トランジスタ１１のエイツー側から見て非常に高いイ
ンピーダンスを保っているため、主トランジスタ１１の
動作に影響を与えない。
圧が生じないとき、主トランジスタ１Ｋがオン状態、オ
フ状態に拘らず、トランジスタ１１のペース・ニオダタ
間電圧カ低く、）ランジスタ１８のエン、夕電圧に対し
て、このトランジスタ１８のペース電流を供給するツェ
ナーダイオード１１のツェナー電圧を越えてトランジス
タ１８にはペース電流が供給されず、トランジスタ１１
社オフ状態にある。従って、トランジスタ１ａのコレク
タと工ζツＩ間ハ開放されてお抄、しかもトランジスタ
１ａのペース側は、ツェナーダイオード１＃にょって、
主トランジスタ１１のエイツー側から見て非常に高いイ
ンピーダンスを保っているため、主トランジスタ１１の
動作に影響を与えない。
例えば入力端子１０に対する入力信号が立ち上り、トラ
ンジスタ１１がオンの状態となると、前述したように負
荷１１によってスパイク電圧が発生する・また、入力端
子１ｏかもの入力信号が遮断され九場合も、同様にスパ
イク電圧が発生する。こむで、主トランジスタ１１のペ
ース・工４ｆ−間電圧をＶＩＩＭ、オン時の保護回路の
トランジス＃１８のペース・エイ、り間電圧をＶ□、と
し、またツェナーダイオード１＃のツェナー電圧をｖｚ
、抵抗２＃の抵抗値をＲとする。
ンジスタ１１がオンの状態となると、前述したように負
荷１１によってスパイク電圧が発生する・また、入力端
子１ｏかもの入力信号が遮断され九場合も、同様にスパ
イク電圧が発生する。こむで、主トランジスタ１１のペ
ース・工４ｆ−間電圧をＶＩＩＭ、オン時の保護回路の
トランジス＃１８のペース・エイ、り間電圧をＶ□、と
し、またツェナーダイオード１＃のツェナー電圧をｖｚ
、抵抗２＃の抵抗値をＲとする。
このよう倉回路で、スノ譬イク電圧によって、主トラン
ジスタ１１が逆バイアス状態となり、主ト２ンジス−１
１のペース会工ｔ 、 ＃関電圧Ｖ、□がｒ ｖ、 ＋
ｖ□、」を越え九時点で、トランジスタＩＪのペース
電流１１は となり、トランジスタ１１がオン状態となる。
ジスタ１１が逆バイアス状態となり、主ト２ンジス−１
１のペース会工ｔ 、 ＃関電圧Ｖ、□がｒ ｖ、 ＋
ｖ□、」を越え九時点で、トランジスタＩＪのペース
電流１１は となり、トランジスタ１１がオン状態となる。
トランジスタ１８に流れ込むペース電流をＸｌ、またそ
のトランジスタ１１の電流増幅率をｈＦＩとすると、ｒ
Ｉ、ＸｈνｍＪ＆る電流がトランジスタ１８のコレクタ
から工建ツタへと流れ、主トランジスタ１１０ペース嗜
工建、夕関に印加されたスパイク電圧を吸収するようＫ
なる・ここで特にスノ譬イク電圧が発生する前からトラ
ンジスタ１１がオン状態である場合や、ス／ヤイク電圧
により、トランジスタ１１を通じて流れる電流が主トラ
ンジスタ１１０ペース電流となり、主トランジスタ１１
をオン状態にさせた場合について考えてみる。このとき
、トランジスタ１１のコレクタ・ニオ、タ間電圧ｖｃｌ
よりもスノ臂イク電圧が高く、主トランジスタ１１のヘ
ース・工ｆブタ逆耐電圧Ｖ□。の値以下である場合、ス
フ９イク電圧によって保護トランジスタ１８を通じて流
れる電流の主トランジスタ１１のおよそ逆電流増幅率ｂ
ＦＩ鳳、倍の電流が、さらに主トランジスタ１１の工Ｚ
ｖ夕からコレクタを通じて流れる。
のトランジスタ１１の電流増幅率をｈＦＩとすると、ｒ
Ｉ、ＸｈνｍＪ＆る電流がトランジスタ１８のコレクタ
から工建ツタへと流れ、主トランジスタ１１０ペース嗜
工建、夕関に印加されたスパイク電圧を吸収するようＫ
なる・ここで特にスノ譬イク電圧が発生する前からトラ
ンジスタ１１がオン状態である場合や、ス／ヤイク電圧
により、トランジスタ１１を通じて流れる電流が主トラ
ンジスタ１１０ペース電流となり、主トランジスタ１１
をオン状態にさせた場合について考えてみる。このとき
、トランジスタ１１のコレクタ・ニオ、タ間電圧ｖｃｌ
よりもスノ臂イク電圧が高く、主トランジスタ１１のヘ
ース・工ｆブタ逆耐電圧Ｖ□。の値以下である場合、ス
フ９イク電圧によって保護トランジスタ１８を通じて流
れる電流の主トランジスタ１１のおよそ逆電流増幅率ｂ
ＦＩ鳳、倍の電流が、さらに主トランジスタ１１の工Ｚ
ｖ夕からコレクタを通じて流れる。
すなわち、第４図で示す回路によれば、ツェナーダイオ
ード１＃に流れる電流は、保護回路に流れる電流値のｘ
／ｂｖｍとなシ、主トランジスタ１１がオン状態になれ
ば、それのさらにｌ／ｈｒｍｍしかない。
ード１＃に流れる電流は、保護回路に流れる電流値のｘ
／ｂｖｍとなシ、主トランジスタ１１がオン状態になれ
ば、それのさらにｌ／ｈｒｍｍしかない。
なお上記実施例では、ＮＰＮ ）ツンジスタを用いた場
合を説明したが、第５図に示すようなＰＮＰ ）ランジ
スタを使用した場合は電流、電圧の向きが逆Ｋｆｉるだ
けで同様に動作する。第５図において第４図と同一構成
部１分は同一符号を付してその説明は省略する。
合を説明したが、第５図に示すようなＰＮＰ ）ランジ
スタを使用した場合は電流、電圧の向きが逆Ｋｆｉるだ
けで同様に動作する。第５図において第４図と同一構成
部１分は同一符号を付してその説明は省略する。
また、この回路は、ツェナーダイオード、抵抗およびト
ランジスタで構成されているので、１チ、デ構造和する
ことも可能であ如、またプロ、り構成にして一つのツク
、ケージＫＭ止してもより０ 上記のようにこの発明によれば、従来の保護回路で使わ
れていたツェナーダイオードのＬ／ｈＦＩＩの容量の小
さい、より入手し易いツェナーダイオードと、トランジ
スタおよび抵抗を用いて、ス・９イクが生じない場合に
は保護回路の入力インピーダンスが非常に高くトランジ
スタ回路の動作に影響を与えずに、また、逆バイアスス
ノ４イク電圧が発生した場合には、トランジスタのブレ
ークダウン破壊および特性劣化を防ぐことのできるトラ
ンジスタ回路を構成することができる。
ランジスタで構成されているので、１チ、デ構造和する
ことも可能であ如、またプロ、り構成にして一つのツク
、ケージＫＭ止してもより０ 上記のようにこの発明によれば、従来の保護回路で使わ
れていたツェナーダイオードのＬ／ｈＦＩＩの容量の小
さい、より入手し易いツェナーダイオードと、トランジ
スタおよび抵抗を用いて、ス・９イクが生じない場合に
は保護回路の入力インピーダンスが非常に高くトランジ
スタ回路の動作に影響を与えずに、また、逆バイアスス
ノ４イク電圧が発生した場合には、トランジスタのブレ
ークダウン破壊および特性劣化を防ぐことのできるトラ
ンジスタ回路を構成することができる。
第１図の（ａ） （ｂ）＋１、それぞれス）４イク電圧
に対する保護回路を備えた従来のトランジスタ回路を示
す図、第２図および第３図はそれぞれさらに従来のトラ
ンジスタ回路を示す図、第４図はこの発明の一実施例に
係るトランジスタ回路を示す図、第５図は仁の発明の他
の実施例を示す回路図である。 １１・・・主トランジスタ、１２−負荷、１１−・トラ
ンジスタ（スノ臂イク吸収用）、１９−・ツェナーダイ
オード、ｊｏ−・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第１図 １
１２図 ｔ１３Ｈ （ａ）（ｂ） 第４図 第５ａＩ ■ 特許庁長官 島 １）春 樹 殿１．事件の表示 特願昭５６−１３１００３号 ２、発明の名称 トランジスタ回路 ３、捕］Ｅをする者 ・に件との関係 特許出願人 （３０７）東京芝浦電気株式会社 ４、代理人 ５、自発補正 図面の第５図を別紙の通り訂正する 第５４図 ｒ
に対する保護回路を備えた従来のトランジスタ回路を示
す図、第２図および第３図はそれぞれさらに従来のトラ
ンジスタ回路を示す図、第４図はこの発明の一実施例に
係るトランジスタ回路を示す図、第５図は仁の発明の他
の実施例を示す回路図である。 １１・・・主トランジスタ、１２−負荷、１１−・トラ
ンジスタ（スノ臂イク吸収用）、１９−・ツェナーダイ
オード、ｊｏ−・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第１図 １
１２図 ｔ１３Ｈ （ａ）（ｂ） 第４図 第５ａＩ ■ 特許庁長官 島 １）春 樹 殿１．事件の表示 特願昭５６−１３１００３号 ２、発明の名称 トランジスタ回路 ３、捕］Ｅをする者 ・に件との関係 特許出願人 （３０７）東京芝浦電気株式会社 ４、代理人 ５、自発補正 図面の第５図を別紙の通り訂正する 第５４図 ｒ
Claims (1)
- 電源のオンおよびオフ時にス／ｌイク電圧を発生する負
荷の接続され先主トランジスタと、この主トランジスタ
のニオ、夕とペース間に接続され上記スノ臂イク電圧分
岐吸収するスパイク吸収用トランジスタと、上記スノ櫂
イク電圧が特定される値を越える時に上記スパイク吸収
用トランジスタのペース回路に動作指令を与えるツェナ
ーダイオードとを具備したことを特徴とするトランジス
タ回路０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131003A JPS5833322A (ja) | 1981-08-21 | 1981-08-21 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131003A JPS5833322A (ja) | 1981-08-21 | 1981-08-21 | トランジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5833322A true JPS5833322A (ja) | 1983-02-26 |
Family
ID=15047673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56131003A Pending JPS5833322A (ja) | 1981-08-21 | 1981-08-21 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833322A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205333A (ja) * | 1982-05-05 | 1983-11-30 | シ−メンス・アクチエンゲゼルシヤフト | スイツチングトランジスタの保護回路 |
| JPS60146527A (ja) * | 1984-01-11 | 1985-08-02 | Matsushita Electric Ind Co Ltd | 負荷制御回路 |
| JPS63272221A (ja) * | 1987-04-14 | 1988-11-09 | エッセヂエッセ―トムソン マイクロエレクトロニクス・エッセ・エッレ・エッレ | 誘導負荷を駆動するパワースイッチングトランジスタを通る一時的な電流再循環回路 |
| JPH0159335U (ja) * | 1987-10-09 | 1989-04-13 |
-
1981
- 1981-08-21 JP JP56131003A patent/JPS5833322A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205333A (ja) * | 1982-05-05 | 1983-11-30 | シ−メンス・アクチエンゲゼルシヤフト | スイツチングトランジスタの保護回路 |
| JPS60146527A (ja) * | 1984-01-11 | 1985-08-02 | Matsushita Electric Ind Co Ltd | 負荷制御回路 |
| JPS63272221A (ja) * | 1987-04-14 | 1988-11-09 | エッセヂエッセ―トムソン マイクロエレクトロニクス・エッセ・エッレ・エッレ | 誘導負荷を駆動するパワースイッチングトランジスタを通る一時的な電流再循環回路 |
| JPH0159335U (ja) * | 1987-10-09 | 1989-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774318A (en) | I.C. power supply terminal protection clamp | |
| US5610793A (en) | No-MOV protection circuitry | |
| EP1130649B1 (en) | Semiconductor integrated device with protection against ESD | |
| JPS5847724B2 (ja) | デンゲンカイロ | |
| US5883775A (en) | Overvoltage protector | |
| JPS60236498A (ja) | スイツチング回路配置 | |
| US5986861A (en) | Clamp | |
| JPS5833322A (ja) | トランジスタ回路 | |
| US4623950A (en) | Protective device for a power element of an integrated circuit | |
| CA1053330A (en) | Overvoltage protection for an integrated circuit | |
| US20020075623A1 (en) | Modem protection circuit | |
| JP3022674B2 (ja) | 静電保護回路 | |
| JP3003825B2 (ja) | サージ電圧保護回路 | |
| JP3395530B2 (ja) | 漏電ブレーカの漏電検出装置 | |
| US3551783A (en) | Rectifier and transient suppressor | |
| JP3498755B2 (ja) | 増幅器の出力ノードのｓｐｕ条件下の保護デバイス | |
| JP2557522B2 (ja) | 半導体保護回路装置 | |
| KR910004022Y1 (ko) | 스위칭용 전원(smps)의 과전류 보호회로 | |
| JPH0147046B2 (ja) | ||
| SU845213A1 (ru) | Устройство дл защиты электрическойцЕпи OT пЕРЕгРузКи пО ТОКу иНАпР жЕНию | |
| JPH02262827A (ja) | 直列多重インバータ素子の過電圧保護回路および直列多重インバータ装置 | |
| JPH04260366A (ja) | 入力保護回路 | |
| JPH0454976B2 (ja) | ||
| JP2002281662A (ja) | 雷防護装置 | |
| JPS6145345Y2 (ja) |