JP3395530B2 - 漏電ブレーカの漏電検出装置 - Google Patents
漏電ブレーカの漏電検出装置Info
- Publication number
- JP3395530B2 JP3395530B2 JP17025796A JP17025796A JP3395530B2 JP 3395530 B2 JP3395530 B2 JP 3395530B2 JP 17025796 A JP17025796 A JP 17025796A JP 17025796 A JP17025796 A JP 17025796A JP 3395530 B2 JP3395530 B2 JP 3395530B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- elements
- current limiting
- thyristor
- leakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は、漏電ブレーカの漏
電検出装置に関するものである。
電検出装置に関するものである。
【０００２】
【従来の技術】従来、漏電ブレーカの漏電検出装置は、
ブレーカの遮断機構を駆動する電磁駆動部の引き外しコ
イルの駆動電源電圧が高い場合には、引き外しコイルと
交流電路との間に接続されるスイッチ要素として一つの
サイリスタを用いることは耐圧上問題があるため、図３
に示すように直列接続した二つのサイリスタＳＣＲ1 ，
ＳＣＲ2 を用いていた（例えば、実開昭５７−２７７２
７号公報参照）。
ブレーカの遮断機構を駆動する電磁駆動部の引き外しコ
イルの駆動電源電圧が高い場合には、引き外しコイルと
交流電路との間に接続されるスイッチ要素として一つの
サイリスタを用いることは耐圧上問題があるため、図３
に示すように直列接続した二つのサイリスタＳＣＲ1 ，
ＳＣＲ2 を用いていた（例えば、実開昭５７−２７７２
７号公報参照）。
【０００３】図３に示す従来構成では、例えばモータの
ような負荷４に漏電が発生すると、主回路１０の各電路
１０ａ〜１０ｃを１次側とした零相変流器ＺＣＴの２次
出力が漏電制御部２’に入力される。ここで、漏電制御
部２’は、零相変流器ＺＣＴの２次出力が入力される
と、サイリスタＳＣＲ2 のゲートにゲート信号を与えて
サイリスタＳＣＲ2 をオンさせる。このオンによりサイ
リスタＳＣＲ1 のゲート・カソード間に接続している抵
抗Ｒ6 、サイリスタＳＣＲ2 、ダイオードブリッジＤＢ
を介して電流が流れ、その結果サイリスタＳＣＲ1 もゲ
ート信号が与えられてオンする。このオンより交流電
路、引き外しコイル１、サイリスタＳＣＲ1、ＳＣ
Ｒ2 、ダイオードブリッジＤＢ、交流電路の回路に電流
が流れ、その結果引き外しコイル１の励磁により電磁駆
動部（図示せず）がブレーカの遮断機構をトリップさせ
て主回路１０に挿入されている主接点Ｓ，Ｓ，Ｓを開放
し、負荷４への通電を遮断する。
ような負荷４に漏電が発生すると、主回路１０の各電路
１０ａ〜１０ｃを１次側とした零相変流器ＺＣＴの２次
出力が漏電制御部２’に入力される。ここで、漏電制御
部２’は、零相変流器ＺＣＴの２次出力が入力される
と、サイリスタＳＣＲ2 のゲートにゲート信号を与えて
サイリスタＳＣＲ2 をオンさせる。このオンによりサイ
リスタＳＣＲ1 のゲート・カソード間に接続している抵
抗Ｒ6 、サイリスタＳＣＲ2 、ダイオードブリッジＤＢ
を介して電流が流れ、その結果サイリスタＳＣＲ1 もゲ
ート信号が与えられてオンする。このオンより交流電
路、引き外しコイル１、サイリスタＳＣＲ1、ＳＣ
Ｒ2 、ダイオードブリッジＤＢ、交流電路の回路に電流
が流れ、その結果引き外しコイル１の励磁により電磁駆
動部（図示せず）がブレーカの遮断機構をトリップさせ
て主回路１０に挿入されている主接点Ｓ，Ｓ，Ｓを開放
し、負荷４への通電を遮断する。
【０００４】図４は他の従来例を示しており（特開平６
−３６６７０号公報参照）、引き外しコイル１の駆動電
源を得るための交流電路に接続する一対の電源入力端子
Ａ，Ｂの間にはＺＮＲのようなサージアブソーバ素子Ｓ
Ａ1 を接続するとともに、引き外しコイル１を介してＣ
Ｒスナバ回路３を接続し、このＣＲスナバ回路３の両端
間には抵抗Ｒ1 を介して漏電制御部２の電源部を構成す
るダイオードブリッジＤＢの入力端を接続している。こ
こで、ＣＲスナバ回路３は、サイリスタＳＣＲ 1 ，ＳＣ
Ｒ2 がオフする瞬間のサイリスタＳＣＲ1 ，ＳＣＲ2 へ
の印加電圧を低減するための回路であり、コンデンサの
耐圧を考慮して二つのコンデンサＣ2，Ｃ3 の直列回路
と抵抗Ｒ5 とを直列接続した回路から構成している。
−３６６７０号公報参照）、引き外しコイル１の駆動電
源を得るための交流電路に接続する一対の電源入力端子
Ａ，Ｂの間にはＺＮＲのようなサージアブソーバ素子Ｓ
Ａ1 を接続するとともに、引き外しコイル１を介してＣ
Ｒスナバ回路３を接続し、このＣＲスナバ回路３の両端
間には抵抗Ｒ1 を介して漏電制御部２の電源部を構成す
るダイオードブリッジＤＢの入力端を接続している。こ
こで、ＣＲスナバ回路３は、サイリスタＳＣＲ 1 ，ＳＣ
Ｒ2 がオフする瞬間のサイリスタＳＣＲ1 ，ＳＣＲ2 へ
の印加電圧を低減するための回路であり、コンデンサの
耐圧を考慮して二つのコンデンサＣ2，Ｃ3 の直列回路
と抵抗Ｒ5 とを直列接続した回路から構成している。
【０００５】また、ＣＲスナバ回路３に並列にＺＮＲの
ような二つのサージアブソーバ素子ＳＡ2 ，ＳＡ3 の直
列回路を接続し、両サージアブソーバ素子ＳＡ2 ，ＳＡ
3 の接続点と、ＣＲスナバ回路３のコンデンサＣ2 ，Ｃ
3 の接続点とを共通接続し、更にこの共通接続点をサイ
リスタＳＣＲ1 のゲートに接続し、コンデンサＣ2 ，Ｃ
3 の接続点の電圧をサイリスタＳＣＲ1 のゲート信号と
するようにしてある。サイリスタＳＣＲ1 に直列に接続
されたサイリスタＳＣＲ2 は、カソードをダイオードブ
リッジＤＢの負の出力端に接続するとともに、ゲートを
漏電制御部２の制御出力端に接続してあり、サイリスタ
ＳＣＲ2 は漏電制御部２の制御出力をゲート信号として
いる。
ような二つのサージアブソーバ素子ＳＡ2 ，ＳＡ3 の直
列回路を接続し、両サージアブソーバ素子ＳＡ2 ，ＳＡ
3 の接続点と、ＣＲスナバ回路３のコンデンサＣ2 ，Ｃ
3 の接続点とを共通接続し、更にこの共通接続点をサイ
リスタＳＣＲ1 のゲートに接続し、コンデンサＣ2 ，Ｃ
3 の接続点の電圧をサイリスタＳＣＲ1 のゲート信号と
するようにしてある。サイリスタＳＣＲ1 に直列に接続
されたサイリスタＳＣＲ2 は、カソードをダイオードブ
リッジＤＢの負の出力端に接続するとともに、ゲートを
漏電制御部２の制御出力端に接続してあり、サイリスタ
ＳＣＲ2 は漏電制御部２の制御出力をゲート信号として
いる。
【０００６】ダイオードブリッジＤＢの正、負の出力端
間には抵抗Ｒ4 を介してツェナーダイオードＺＤ1 と、
コンデンサＣ1 とを夫々接続して、ダイオードブリッジ
ＤＢで得られた整流出力を一定電圧に平滑して漏電制御
部２に電源を供給するようになっている。漏電制御部２
は主回路に地絡発生時に流れる不平衡電流を検出する零
相変流器ＺＣＴの２次出力を入力して、その２次出力が
所定レベルに達すると制御出力端に制御出力を発生する
ものであり、ダイオードＤ1 ，Ｄ2 は零相変流器ＺＣＴ
の２次出力を一定レベルにクランプするためのものであ
る。
間には抵抗Ｒ4 を介してツェナーダイオードＺＤ1 と、
コンデンサＣ1 とを夫々接続して、ダイオードブリッジ
ＤＢで得られた整流出力を一定電圧に平滑して漏電制御
部２に電源を供給するようになっている。漏電制御部２
は主回路に地絡発生時に流れる不平衡電流を検出する零
相変流器ＺＣＴの２次出力を入力して、その２次出力が
所定レベルに達すると制御出力端に制御出力を発生する
ものであり、ダイオードＤ1 ，Ｄ2 は零相変流器ＺＣＴ
の２次出力を一定レベルにクランプするためのものであ
る。
【０００７】而して、図４に示した従来構成では、主回
路に地絡による不平衡電流が流れて零相変流器ＺＣＴか
ら検出出力が発生し、その検出出力のレベルが予め設定
している所定レベルを超えると、漏電制御部２は漏電出
力を発生し、サイリスタＳＣＲ2 のゲートにゲート信号
を与えてサイリスタＳＣＲ2 をオンさせる。このオンに
よりサイリスタＳＣＲ1 のゲート・カソード間に接続し
ている抵抗Ｒ6 、サイリスタＳＣＲ2 、ダイオードブリ
ッジＤＢを介して電流が流れ、その結果サイリスタＳＣ
Ｒ1 もゲート信号が与えられてオンする。このオンより
交流電路、引き外しコイル１、サイリスタＳＣＲ1 、Ｓ
ＣＲ2 、ダイオードブリッジＤＢ、交流電路の回路に電
流が流れ、その結果引き外しコイル１の励磁により電磁
駆動部（図示せず）がブレーカの遮断機構をトリップさ
せて主回路に挿入されている主接点（図示せず）を開放
し、負荷への通電を遮断する。
路に地絡による不平衡電流が流れて零相変流器ＺＣＴか
ら検出出力が発生し、その検出出力のレベルが予め設定
している所定レベルを超えると、漏電制御部２は漏電出
力を発生し、サイリスタＳＣＲ2 のゲートにゲート信号
を与えてサイリスタＳＣＲ2 をオンさせる。このオンに
よりサイリスタＳＣＲ1 のゲート・カソード間に接続し
ている抵抗Ｒ6 、サイリスタＳＣＲ2 、ダイオードブリ
ッジＤＢを介して電流が流れ、その結果サイリスタＳＣ
Ｒ1 もゲート信号が与えられてオンする。このオンより
交流電路、引き外しコイル１、サイリスタＳＣＲ1 、Ｓ
ＣＲ2 、ダイオードブリッジＤＢ、交流電路の回路に電
流が流れ、その結果引き外しコイル１の励磁により電磁
駆動部（図示せず）がブレーカの遮断機構をトリップさ
せて主回路に挿入されている主接点（図示せず）を開放
し、負荷への通電を遮断する。
【０００８】図４に示す従来構成では、サージアブソー
バ素子ＳＡ2 ，ＳＡ3 の直列回路をＣＲスナバ回路３に
直列接続してあるので、交流電路に重畳する外来サージ
の電圧極性が、ＣＲスナバ回路３から見て正負どちらで
あっても、並列に接続しているサージアブソーバ素子Ｓ
Ａ2 ，ＳＡ3 の電圧抑制の働きによってコンデンサ
Ｃ 2 ，Ｃ3 に印加される電圧が低減でき、そのため、コ
ンデンサＣ2 ，Ｃ3 の耐圧破壊を防止することができ
る。また、サイリスタＳＣＲ1 、ＳＣＲ2 の直列回路に
印加される電圧も抑制することができて、耐圧オーバに
よる誤動作も防止することができる。なお、漏電検出時
におけるサイリスタＳＣＲ1 のゲート信号はＣＲスナバ
回路３のコンデンサＣ2 ，Ｃ3 による分圧電圧によって
得られることになる。
バ素子ＳＡ2 ，ＳＡ3 の直列回路をＣＲスナバ回路３に
直列接続してあるので、交流電路に重畳する外来サージ
の電圧極性が、ＣＲスナバ回路３から見て正負どちらで
あっても、並列に接続しているサージアブソーバ素子Ｓ
Ａ2 ，ＳＡ3 の電圧抑制の働きによってコンデンサ
Ｃ 2 ，Ｃ3 に印加される電圧が低減でき、そのため、コ
ンデンサＣ2 ，Ｃ3 の耐圧破壊を防止することができ
る。また、サイリスタＳＣＲ1 、ＳＣＲ2 の直列回路に
印加される電圧も抑制することができて、耐圧オーバに
よる誤動作も防止することができる。なお、漏電検出時
におけるサイリスタＳＣＲ1 のゲート信号はＣＲスナバ
回路３のコンデンサＣ2 ，Ｃ3 による分圧電圧によって
得られることになる。
【０００９】
【発明が解決しようとする課題】ところで、図４に示し
た従来構成は、サージ電圧によるサイリスタＳＣＲ1 ，
ＳＣＲ2 の破壊を防止するためにサイリスタＳＣＲ1 ，
ＳＣＲ2 に対して並列にサージアブソーバ素子ＳＡ2 ，
ＳＡ3 を接続し、さらにサイリスタＳＣＲ1 ，ＳＣＲ2
の耐圧を考慮してサージアブソーバ素子ＳＡ2 ，ＳＡ3
に並列にＣＲスナバ回路３を接続したものであるが、電
源部としてのダイオードブリッジＤＢへ高電圧が印加さ
れて電源部の構成部品が破壊されるのを防ぐためには更
に別の回路を付加する必要があった。
た従来構成は、サージ電圧によるサイリスタＳＣＲ1 ，
ＳＣＲ2 の破壊を防止するためにサイリスタＳＣＲ1 ，
ＳＣＲ2 に対して並列にサージアブソーバ素子ＳＡ2 ，
ＳＡ3 を接続し、さらにサイリスタＳＣＲ1 ，ＳＣＲ2
の耐圧を考慮してサージアブソーバ素子ＳＡ2 ，ＳＡ3
に並列にＣＲスナバ回路３を接続したものであるが、電
源部としてのダイオードブリッジＤＢへ高電圧が印加さ
れて電源部の構成部品が破壊されるのを防ぐためには更
に別の回路を付加する必要があった。
【００１０】本発明は上記事由に鑑みて為されたもので
あり、その目的は、簡単な構成で、スイッチ要素を構成
する二つのサイリスタのオフする瞬間の各サイリスタへ
の印加電圧を低減でき且つ電源部へ印加される電圧を低
減できる漏電ブレーカの漏電検出装置を提供することに
ある。
あり、その目的は、簡単な構成で、スイッチ要素を構成
する二つのサイリスタのオフする瞬間の各サイリスタへ
の印加電圧を低減でき且つ電源部へ印加される電圧を低
減できる漏電ブレーカの漏電検出装置を提供することに
ある。
【００１１】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、主回路に流れる不平衡電流を検
出する零相変流器の検出出力に基づいて制御出力を発生
する漏電制御部を備え、ブレーカの遮断機構を駆動する
電磁駆動部の引き外しコイルを前記漏電制御部の制御出
力によりオン駆動されるスイッチ要素を介して交流電路
に接続した漏電ブレーカの漏電検出装置であって、前記
漏電制御部の電源部としてのダイオードブリッジの一方
の入力端を前記引き外しコイルと交流電路から前記ダイ
オードブリッジへ流れる電流を制限する二つの電流制限
用インピーダンス素子とを介して前記交流電路に接続す
るとともに、直列接続された二つのサージアブソーバ素
子を前記各電流制限用インピーダンス素子を介して前記
ダイオードブリッジの入力側に並列に接続して、前記各
サージアブソーバ素子同士の接続点を前記各電流制限用
インピーダンス素子同士の接続点に接続し、前記スイッ
チ要素を直列接続した第１、第２のサイリスタで構成し
て、アノードを前記引き外しコイルに接続する前記第１
のサイリスタのゲートを前記各電流制限用インピーダン
ス素子同士の接続点に接続し、カソードを交流電路側に
接続する前記第２のサイリスタのゲート信号を前記漏電
制御部の制御出力で得ることを特徴とするものであり、
前記電流制限用インピーダンス素子を設けたことにより
電源部へ印加される電圧を低減できるから、電源部の構
成部品が破壊されるのを防止することができ、また、各
電流制限用インピーダンス素子同士の接続点を前記第１
のサイリスタのゲート及び前記サージアブソーバ素子同
士の接続点に接続したから、前記各サイリスタがオフす
る瞬間の各サイリスタへの印加電圧を低減でき各サイリ
スタの破壊を防止することができる。
目的を達成するために、主回路に流れる不平衡電流を検
出する零相変流器の検出出力に基づいて制御出力を発生
する漏電制御部を備え、ブレーカの遮断機構を駆動する
電磁駆動部の引き外しコイルを前記漏電制御部の制御出
力によりオン駆動されるスイッチ要素を介して交流電路
に接続した漏電ブレーカの漏電検出装置であって、前記
漏電制御部の電源部としてのダイオードブリッジの一方
の入力端を前記引き外しコイルと交流電路から前記ダイ
オードブリッジへ流れる電流を制限する二つの電流制限
用インピーダンス素子とを介して前記交流電路に接続す
るとともに、直列接続された二つのサージアブソーバ素
子を前記各電流制限用インピーダンス素子を介して前記
ダイオードブリッジの入力側に並列に接続して、前記各
サージアブソーバ素子同士の接続点を前記各電流制限用
インピーダンス素子同士の接続点に接続し、前記スイッ
チ要素を直列接続した第１、第２のサイリスタで構成し
て、アノードを前記引き外しコイルに接続する前記第１
のサイリスタのゲートを前記各電流制限用インピーダン
ス素子同士の接続点に接続し、カソードを交流電路側に
接続する前記第２のサイリスタのゲート信号を前記漏電
制御部の制御出力で得ることを特徴とするものであり、
前記電流制限用インピーダンス素子を設けたことにより
電源部へ印加される電圧を低減できるから、電源部の構
成部品が破壊されるのを防止することができ、また、各
電流制限用インピーダンス素子同士の接続点を前記第１
のサイリスタのゲート及び前記サージアブソーバ素子同
士の接続点に接続したから、前記各サイリスタがオフす
る瞬間の各サイリスタへの印加電圧を低減でき各サイリ
スタの破壊を防止することができる。
【００１２】請求項２の発明は、請求項１の発明におい
て、前記各電流制限用インピーダンス素子が、コンデン
サを含んで構成されているので、各電流制限用インピー
ダンス素子のインピーダンス値を大きくする場合にはコ
ンデンサの容量を小さくすることにより電流制限用イン
ピーダンス素子の発熱を抑えることができる。請求項３
の発明は、請求項２の発明において、前記各電流制限用
インピーダンス素子が、並列接続された複数のコンデン
サを含んで構成されているので、各コンデンサの容量を
小さくすることにより各電流制限用インピーダンス素子
のインピーダンス値を大きくすることができるから、イ
ンピーダンス値を大きくしても各電流制限用インピーダ
ンス素子の小型化が図れる。
て、前記各電流制限用インピーダンス素子が、コンデン
サを含んで構成されているので、各電流制限用インピー
ダンス素子のインピーダンス値を大きくする場合にはコ
ンデンサの容量を小さくすることにより電流制限用イン
ピーダンス素子の発熱を抑えることができる。請求項３
の発明は、請求項２の発明において、前記各電流制限用
インピーダンス素子が、並列接続された複数のコンデン
サを含んで構成されているので、各コンデンサの容量を
小さくすることにより各電流制限用インピーダンス素子
のインピーダンス値を大きくすることができるから、イ
ンピーダンス値を大きくしても各電流制限用インピーダ
ンス素子の小型化が図れる。
【００１３】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 （実施形態１） 図１は本実施形態の回路図を示す。本実施形態の基本構
成及び基本動作は図４で説明した従来例と略同じであ
り、その特徴とするところは、サージアブソーバ素子Ｓ
Ａ2，ＳＡ3の直列回路に並列にＣＲスナバ回路を設ける
替わりに、引き外しコイル１と電源部としてのダイオー
ドブリッジＤＢの一方の入力端との間に電流制限用イン
ピーダンス素子Ｚ1，Ｚ2を接続し、さらに電流制限用イ
ンピーダンス素子Ｚ1，Ｚ2同士の接続点を、抵抗Ｒ11を
介してサイリスタＳＣＲ1のゲートに接続するととも
に、サージアブソーバ素子ＺＡ2，ＺＡ3同士の接続点に
接続したことにある。ここで、電流制限用インピーダン
ス素子Ｚ1，Ｚ2同士の接続点は抵抗Ｒ6を介してサイリ
スタＳＣＲ2のアノードとも接続されている。また、電
流制限用インピーダンス素子Ｚ1は抵抗ＲZ1とコンデン
サＣZ1との直列回路で構成され、電流制限用インピーダ
ンス素子Ｚ2はコンデンサＣZ2と抵抗ＲZ2との直列回路
で構成され、各電流制限用インピーダンス素子Ｚ1，Ｚ2
間ではコンデンサＣZ1，ＣZ2同士が接続されている。な
お、従来例と共通のものは同一の符号を付し説明を省略
し、特徴となる動作についてのみ説明する。
基づいて説明する。 （実施形態１） 図１は本実施形態の回路図を示す。本実施形態の基本構
成及び基本動作は図４で説明した従来例と略同じであ
り、その特徴とするところは、サージアブソーバ素子Ｓ
Ａ2，ＳＡ3の直列回路に並列にＣＲスナバ回路を設ける
替わりに、引き外しコイル１と電源部としてのダイオー
ドブリッジＤＢの一方の入力端との間に電流制限用イン
ピーダンス素子Ｚ1，Ｚ2を接続し、さらに電流制限用イ
ンピーダンス素子Ｚ1，Ｚ2同士の接続点を、抵抗Ｒ11を
介してサイリスタＳＣＲ1のゲートに接続するととも
に、サージアブソーバ素子ＺＡ2，ＺＡ3同士の接続点に
接続したことにある。ここで、電流制限用インピーダン
ス素子Ｚ1，Ｚ2同士の接続点は抵抗Ｒ6を介してサイリ
スタＳＣＲ2のアノードとも接続されている。また、電
流制限用インピーダンス素子Ｚ1は抵抗ＲZ1とコンデン
サＣZ1との直列回路で構成され、電流制限用インピーダ
ンス素子Ｚ2はコンデンサＣZ2と抵抗ＲZ2との直列回路
で構成され、各電流制限用インピーダンス素子Ｚ1，Ｚ2
間ではコンデンサＣZ1，ＣZ2同士が接続されている。な
お、従来例と共通のものは同一の符号を付し説明を省略
し、特徴となる動作についてのみ説明する。
【００１４】本実施形態では、電流制限用インピーダン
ス素子Ｚ1 ，Ｚ2 によって、引き外しコイル１側からダ
イオードブリッジＤＢへ流れる電流を制限できるので、
ダイオードブリッジＤＢへ印加される電圧を低減でき、
高電圧が印加れることによりダイオードブリッジＤＢの
構成部品が破壊されるのを防止することができるのであ
る。
ス素子Ｚ1 ，Ｚ2 によって、引き外しコイル１側からダ
イオードブリッジＤＢへ流れる電流を制限できるので、
ダイオードブリッジＤＢへ印加される電圧を低減でき、
高電圧が印加れることによりダイオードブリッジＤＢの
構成部品が破壊されるのを防止することができるのであ
る。
【００１５】また、本実施形態では、各サイリスタＳＣ
Ｒ1，ＳＣＲ2がオフする瞬間の各サイリスタＳＣＲ1，
ＳＣＲ2への印加電圧を電流制限用インピーダンス素子
Ｚ1，Ｚ2によって低減でき、各サイリスタＳＣＲ1，Ｓ
ＣＲ2が破壊されるのを防止することができる。さら
に、サージアブソーバ素子ＳＡ2，ＳＡ3同士の接続点と
電流制限用インピーダンス素子Ｚ1，Ｚ2同士の接続点と
を接続してあるので、交流電路に重畳する外来サージの
電圧極性が、電流制限用インピーダンス素子Ｚ1，Ｚ2か
ら見て正負どちらであっても、サージアブソーバ素子Ｓ
Ａ2，ＳＡ3の電圧抑制の働きによってコンデンサＣZ1，
ＣZ2に印加される電圧が低減でき、そのため、コンデン
サＣZ1，ＣZ2の耐圧破壊を防止することができる。
Ｒ1，ＳＣＲ2がオフする瞬間の各サイリスタＳＣＲ1，
ＳＣＲ2への印加電圧を電流制限用インピーダンス素子
Ｚ1，Ｚ2によって低減でき、各サイリスタＳＣＲ1，Ｓ
ＣＲ2が破壊されるのを防止することができる。さら
に、サージアブソーバ素子ＳＡ2，ＳＡ3同士の接続点と
電流制限用インピーダンス素子Ｚ1，Ｚ2同士の接続点と
を接続してあるので、交流電路に重畳する外来サージの
電圧極性が、電流制限用インピーダンス素子Ｚ1，Ｚ2か
ら見て正負どちらであっても、サージアブソーバ素子Ｓ
Ａ2，ＳＡ3の電圧抑制の働きによってコンデンサＣZ1，
ＣZ2に印加される電圧が低減でき、そのため、コンデン
サＣZ1，ＣZ2の耐圧破壊を防止することができる。
【００１６】而して、本実施形態では、図４の従来例の
ようなＣＲスナバ回路３を設けることなく、電流制限用
インピーダンス素子Ｚ1 ，Ｚ2 を設ける簡単な構成で、
電源部への印加電圧を低減して電源部の構成部品の破壊
を防止することができるとともにスイッチ要素としての
各サイリスタＳＣＲ1 ，ＳＣＲ2 が破壊されるのを防止
することができるのである。
ようなＣＲスナバ回路３を設けることなく、電流制限用
インピーダンス素子Ｚ1 ，Ｚ2 を設ける簡単な構成で、
電源部への印加電圧を低減して電源部の構成部品の破壊
を防止することができるとともにスイッチ要素としての
各サイリスタＳＣＲ1 ，ＳＣＲ2 が破壊されるのを防止
することができるのである。
【００１７】ところで、本実施形態では、電流制限用イ
ンピーダンス素子Ｚ1 ，Ｚ2 がそれぞれコンデンサ
ＣZ1，ＣZ2を含んで構成されているので、各電流制限用
インピーダンス素子Ｚ1 ，Ｚ2 のインピーダンス値を大
きくする場合にはコンデンサＣZ1，ＣZ2の容量を小さく
することにより電流制限用インピーダンス素子Ｚ1 ，Ｚ
2の発熱を抑えることができる。
ンピーダンス素子Ｚ1 ，Ｚ2 がそれぞれコンデンサ
ＣZ1，ＣZ2を含んで構成されているので、各電流制限用
インピーダンス素子Ｚ1 ，Ｚ2 のインピーダンス値を大
きくする場合にはコンデンサＣZ1，ＣZ2の容量を小さく
することにより電流制限用インピーダンス素子Ｚ1 ，Ｚ
2の発熱を抑えることができる。
【００１８】（実施形態２）図２に本実施形態の回路図
を示すが、基本構成及び基本動作は実施形態１と略同じ
であり、その特徴とするところは、各インピーダンス素
子Ｚ1 ，Ｚ2 が、抵抗に直列にコンデンサの並列回路が
接続されている点にある。すなわち、インピーダンス素
子Ｚ1 は、抵抗ＲZ1に直列にコンデンサＣZ11 ，ＣZ12
の並列回路が接続されており、インピーダンス素子Ｚ2
は、コンデンサＣZ21 ，ＣZ22 の並列回路に直列に抵抗
ＲZ2が接続されている。このため、本実施形態では、各
コンデンサＣZ11 ，ＣZ12 ，ＣZ21 ，ＣZ22 の容量を小
さくすることにより各電流制限用インピーダンス素子Ｚ
1 ，Ｚ2 のインピーダンス値を大きくすることができる
から、インピーダンス値を大きくしても各電流制限用イ
ンピーダンス素子Ｚ1 ，Ｚ2 の小型化が図れる。
を示すが、基本構成及び基本動作は実施形態１と略同じ
であり、その特徴とするところは、各インピーダンス素
子Ｚ1 ，Ｚ2 が、抵抗に直列にコンデンサの並列回路が
接続されている点にある。すなわち、インピーダンス素
子Ｚ1 は、抵抗ＲZ1に直列にコンデンサＣZ11 ，ＣZ12
の並列回路が接続されており、インピーダンス素子Ｚ2
は、コンデンサＣZ21 ，ＣZ22 の並列回路に直列に抵抗
ＲZ2が接続されている。このため、本実施形態では、各
コンデンサＣZ11 ，ＣZ12 ，ＣZ21 ，ＣZ22 の容量を小
さくすることにより各電流制限用インピーダンス素子Ｚ
1 ，Ｚ2 のインピーダンス値を大きくすることができる
から、インピーダンス値を大きくしても各電流制限用イ
ンピーダンス素子Ｚ1 ，Ｚ2 の小型化が図れる。
【００１９】なお、各インピーダンス素子Ｚ1 ，Ｚ2 に
おいて、並列接続されるコンデンサの数は２つに限定す
るものではなく、３つ以上であってもよい。
おいて、並列接続されるコンデンサの数は２つに限定す
るものではなく、３つ以上であってもよい。
【００２０】
【発明の効果】請求項１の発明は、主回路に流れる不平
衡電流を検出する零相変流器の検出出力に基づいて制御
出力を発生する漏電制御部を備え、ブレーカの遮断機構
を駆動する電磁駆動部の引き外しコイルを前記漏電制御
部の制御出力によりオン駆動されるスイッチ要素を介し
て交流電路に接続した漏電ブレーカの漏電検出装置であ
って、前記漏電制御部の電源部としてのダイオードブリ
ッジの一方の入力端を前記引き外しコイルと交流電路か
ら前記ダイオードブリッジへ流れる電流を制限する二つ
の電流制限用インピーダンス素子とを介して前記交流電
路に接続するとともに、直列接続された二つのサージア
ブソーバ素子を前記各電流制限用インピーダンス素子を
介して前記ダイオードブリッジの入力側に並列に接続し
て、前記各サージアブソーバ素子同士の接続点を前記各
電流制限用インピーダンス素子同士の接続点に接続し、
前記スイッチ要素を直列接続した第１、第２のサイリス
タで構成して、アノードを前記引き外しコイルに接続す
る前記第１のサイリスタのゲートを前記各電流制限用イ
ンピーダンス素子同士の接続点に接続し、カソードを交
流電路側に接続する前記第２のサイリスタのゲート信号
を前記漏電制御部の制御出力で得ることを特徴とするも
のであり、前記電流制限用インピーダンス素子を設けた
ことにより電源部へ印加される電圧を低減できるから、
電源部の構成部品が破壊されるのを防止することがで
き、また、各電流制限用インピーダンス素子同士の接続
点を前記第１のサイリスタのゲート及び前記サージアブ
ソーバ素子同士の接続点に接続したから、前記各サイリ
スタがオフする瞬間の各サイリスタへの印加電圧を低減
でき各サイリスタの破壊を防止することができるという
効果がある。
衡電流を検出する零相変流器の検出出力に基づいて制御
出力を発生する漏電制御部を備え、ブレーカの遮断機構
を駆動する電磁駆動部の引き外しコイルを前記漏電制御
部の制御出力によりオン駆動されるスイッチ要素を介し
て交流電路に接続した漏電ブレーカの漏電検出装置であ
って、前記漏電制御部の電源部としてのダイオードブリ
ッジの一方の入力端を前記引き外しコイルと交流電路か
ら前記ダイオードブリッジへ流れる電流を制限する二つ
の電流制限用インピーダンス素子とを介して前記交流電
路に接続するとともに、直列接続された二つのサージア
ブソーバ素子を前記各電流制限用インピーダンス素子を
介して前記ダイオードブリッジの入力側に並列に接続し
て、前記各サージアブソーバ素子同士の接続点を前記各
電流制限用インピーダンス素子同士の接続点に接続し、
前記スイッチ要素を直列接続した第１、第２のサイリス
タで構成して、アノードを前記引き外しコイルに接続す
る前記第１のサイリスタのゲートを前記各電流制限用イ
ンピーダンス素子同士の接続点に接続し、カソードを交
流電路側に接続する前記第２のサイリスタのゲート信号
を前記漏電制御部の制御出力で得ることを特徴とするも
のであり、前記電流制限用インピーダンス素子を設けた
ことにより電源部へ印加される電圧を低減できるから、
電源部の構成部品が破壊されるのを防止することがで
き、また、各電流制限用インピーダンス素子同士の接続
点を前記第１のサイリスタのゲート及び前記サージアブ
ソーバ素子同士の接続点に接続したから、前記各サイリ
スタがオフする瞬間の各サイリスタへの印加電圧を低減
でき各サイリスタの破壊を防止することができるという
効果がある。
【００２１】請求項２の発明は、請求項１の発明におい
て、前記各電流制限用インピーダンス素子が、コンデン
サを含んで構成されているので、各電流制限用インピー
ダンス素子のインピーダンス値を大きくする場合にはコ
ンデンサの容量を小さくすることにより電流制限用イン
ピーダンス素子の発熱を抑えることができるという効果
がある。
て、前記各電流制限用インピーダンス素子が、コンデン
サを含んで構成されているので、各電流制限用インピー
ダンス素子のインピーダンス値を大きくする場合にはコ
ンデンサの容量を小さくすることにより電流制限用イン
ピーダンス素子の発熱を抑えることができるという効果
がある。
【００２２】請求項３の発明は、請求項２の発明におい
て、前記各電流制限用インピーダンス素子が、並列接続
された複数のコンデンサを含んで構成されているので、
各コンデンサの容量を小さくすることにより各電流制限
用インピーダンス素子のインピーダンス値を大きくする
ことができるから、インピーダンス値を大きくしても各
電流制限用インピーダンス素子の小型化が図れるという
効果がある。
て、前記各電流制限用インピーダンス素子が、並列接続
された複数のコンデンサを含んで構成されているので、
各コンデンサの容量を小さくすることにより各電流制限
用インピーダンス素子のインピーダンス値を大きくする
ことができるから、インピーダンス値を大きくしても各
電流制限用インピーダンス素子の小型化が図れるという
効果がある。
【図１】実施形態１を示す回路図である。
【図２】実施形態２を示す回路図である。
【図３】従来例を示す回路図である。
【図４】他の従来例を示す回路図である。
１ 引き外しコイル
２ 漏電制御部
１０ 主回路
ＳＣＲ1 ，ＳＣＲ2 サイリスタ
ＳＡ1 ，ＳＡ2 ，ＳＡ3 サージアブソーバ素子
Ｚ1 ，Ｚ2 インピーダンス素子
ＺＣＴ 零相変流器
Ｓ 主接点
ＤＢ ダイオードブリッジ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02H 3/16
H02H 7/125
H02H 9/04
Claims (3)
- 【請求項１】 主回路に流れる不平衡電流を検出する零
相変流器の検出出力に基づいて制御出力を発生する漏電
制御部を備え、ブレーカの遮断機構を駆動する電磁駆動
部の引き外しコイルを前記漏電制御部の制御出力により
オン駆動されるスイッチ要素を介して交流電路に接続し
た漏電ブレーカの漏電検出装置であって、前記漏電制御
部の電源部としてのダイオードブリッジの一方の入力端
を前記引き外しコイルと交流電路から前記ダイオードブ
リッジへ流れる電流を制限する二つの電流制限用インピ
ーダンス素子とを介して前記交流電路に接続するととも
に、直列接続された二つのサージアブソーバ素子を前記
各電流制限用インピーダンス素子を介して前記ダイオー
ドブリッジの入力側に並列に接続して、前記各サージア
ブソーバ素子同士の接続点を前記各電流制限用インピー
ダンス素子同士の接続点に接続し、前記スイッチ要素を
直列接続した第１、第２のサイリスタで構成して、アノ
ードを前記引き外しコイルに接続する前記第１のサイリ
スタのゲートを前記各電流制限用インピーダンス素子同
士の接続点に接続し、カソードを交流電路側に接続する
前記第２のサイリスタのゲート信号を前記漏電制御部の
制御出力で得ることを特徴とする漏電ブレーカの漏電検
出装置。 - 【請求項２】 前記各電流制限用インピーダンス素子
は、コンデンサを含んで構成されて成ることを特徴とす
る請求項１記載の漏電ブレーカの漏電検出装置。 - 【請求項３】 前記各電流制限用インピーダンス素子
は、並列接続された複数のコンデンサを含んで構成され
て成ることを特徴とする請求項１記載の漏電ブレーカの
漏電検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17025796A JP3395530B2 (ja) | 1996-06-28 | 1996-06-28 | 漏電ブレーカの漏電検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17025796A JP3395530B2 (ja) | 1996-06-28 | 1996-06-28 | 漏電ブレーカの漏電検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1023653A JPH1023653A (ja) | 1998-01-23 |
| JP3395530B2 true JP3395530B2 (ja) | 2003-04-14 |
Family
ID=15901594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17025796A Expired - Lifetime JP3395530B2 (ja) | 1996-06-28 | 1996-06-28 | 漏電ブレーカの漏電検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3395530B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101895088A (zh) * | 2009-05-20 | 2010-11-24 | 黄华道 | 漏电检测保护电路 |
| CN102208798A (zh) * | 2010-03-29 | 2011-10-05 | 黄华道 | 新型省电漏电检测保护电路 |
| CN102611071A (zh) * | 2011-01-25 | 2012-07-25 | 黄华道 | 带有磁锁定机构的漏电检测保护电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5021439B2 (ja) * | 2007-12-05 | 2012-09-05 | 河村電器産業株式会社 | ３相漏電遮断器 |
-
1996
- 1996-06-28 JP JP17025796A patent/JP3395530B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101895088A (zh) * | 2009-05-20 | 2010-11-24 | 黄华道 | 漏电检测保护电路 |
| CN102208798A (zh) * | 2010-03-29 | 2011-10-05 | 黄华道 | 新型省电漏电检测保护电路 |
| CN102208798B (zh) * | 2010-03-29 | 2014-04-02 | 黄华道 | 新型省电漏电检测保护电路 |
| CN102611071A (zh) * | 2011-01-25 | 2012-07-25 | 黄华道 | 带有磁锁定机构的漏电检测保护电路 |
| CN102611071B (zh) * | 2011-01-25 | 2015-05-20 | 黄华道 | 带有磁锁定机构的漏电检测保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1023653A (ja) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2181491C (en) | Ground fault circuit interrupt system including auxiliary surge suppression ability | |
| US4363064A (en) | Overcurrent protection system | |
| JPH05501043A (ja) | 中性点もしくは接地喪失保護回路 | |
| JP3395530B2 (ja) | 漏電ブレーカの漏電検出装置 | |
| JP3392915B2 (ja) | 電子機器用電源装置 | |
| US4717996A (en) | Gated parallel power switching devices protection circuit | |
| JPH08126304A (ja) | スイッチング電源 | |
| JP4739541B2 (ja) | 交流チョッパ装置 | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| US6522106B2 (en) | Automatic voltage regulating system for engine generator | |
| JP3112350B2 (ja) | 漏電ブレーカの漏電検出装置 | |
| JP3374952B2 (ja) | 直列形インバータ回路の保護方法 | |
| JP3317386B2 (ja) | 電源用ｃｔの二次電圧抑制回路 | |
| JPH02179219A (ja) | 電源装置 | |
| CN100470984C (zh) | 剩余电流断路器 | |
| JPS6216019A (ja) | スイツチング電源出力短絡保護回路 | |
| JPH08194550A (ja) | 電源装置 | |
| JP3906438B2 (ja) | 過電流過電圧保護回路 | |
| JPH08138879A (ja) | 低電圧点灯回路 | |
| JP3335639B2 (ja) | シリコン制御整流器フルブリッジ回路を有するインバータ | |
| JPS63178762A (ja) | スイツチング電源装置 | |
| JPS58165423A (ja) | 半導体スイツチの過電流防止装置 | |
| JP2001145339A (ja) | スイッチング電源装置 | |
| JPH0753015B2 (ja) | 欠相センサー | |
| JPS6348123A (ja) | 保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021029 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140207 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |