JPS6115583B2 - - Google Patents
Info
- Publication number
- JPS6115583B2 JPS6115583B2 JP1739979A JP1739979A JPS6115583B2 JP S6115583 B2 JPS6115583 B2 JP S6115583B2 JP 1739979 A JP1739979 A JP 1739979A JP 1739979 A JP1739979 A JP 1739979A JP S6115583 B2 JPS6115583 B2 JP S6115583B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- semiconductor substrate
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000011282 treatment Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 240000007049 Juglans regia Species 0.000 description 1
- 235000009496 Juglans regia Nutrition 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 235000020234 walnut Nutrition 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、半導体
基板上を覆う絶縁被膜によつて形成される段差部
で、電極層、あるいは電極相互間の接続配線層な
どの金属層たとえばアルミニウム電極層（以下電
極層）が断線する不都合を防止することのできる
半導体装置の電極形成方法を提供するものであ
る。
基板上を覆う絶縁被膜によつて形成される段差部
で、電極層、あるいは電極相互間の接続配線層な
どの金属層たとえばアルミニウム電極層（以下電
極層）が断線する不都合を防止することのできる
半導体装置の電極形成方法を提供するものであ
る。
プレーナ型トランジスタあるいは半導体集積回
路などのように半導体基板表面が絶縁被膜で覆わ
れる半導体装置の電極層は、通常絶縁被膜に穿設
した窓内に露呈する半導体基板表面にオーミツク
接触するとともに絶縁被膜上にまで延びている。
路などのように半導体基板表面が絶縁被膜で覆わ
れる半導体装置の電極層は、通常絶縁被膜に穿設
した窓内に露呈する半導体基板表面にオーミツク
接触するとともに絶縁被膜上にまで延びている。
このような半導体装置においては、電極層が半
導体基板上に設けられた絶縁被膜の開孔端縁に形
成される段差部分を通過するため、この部分の段
差が大きな場合、この段差で膜厚が減少して電流
容量が激減すること、さらにはこの部分で断線す
ること等の問題が生じる。
導体基板上に設けられた絶縁被膜の開孔端縁に形
成される段差部分を通過するため、この部分の段
差が大きな場合、この段差で膜厚が減少して電流
容量が激減すること、さらにはこの部分で断線す
ること等の問題が生じる。
第１図は、かかる段差部分を超えて延びるアル
ミニウム層が段差部で断線したときの状態を示す
断面図であり、半導体基板全面にアルミニウム層
を形成した際、半導体基板１の内部に形成された
拡散領域２にオーミツク接触するアルミニウム層
３と、半導体基板１上の二酸化シリコン膜
（SiO2膜）などの絶縁被膜４の上に延びるととも
に層３と同時に形成されるアルミニウム層５との
間の段差部で膜切れ部６が生じて不連続となる。
また、図示するような膜切れ部６がない場合で
も、段差部分でアルミニウム層の膜厚が薄くなる
場合がある。なお、図示したような膜切れ部が形
成されても、膜切れの幅が小さな場合は、さらに
第２層目のアルミニウム層を形成することにより
膜切れ部を埋めることができるが、膜切れ部の幅
が大きいときは２層目のアルミニウム層を形成し
ても膜切れを確実に埋めることができない。この
ため、半導体基板表面に大きな段差が形成され、
この段差を超えて電極層の形成される半導体装置
の製造歩留は段差部分の小さい半導体装置にくら
べて一般に低く、また信頼性の面でもやや劣るこ
と等の問題があつた。
ミニウム層が段差部で断線したときの状態を示す
断面図であり、半導体基板全面にアルミニウム層
を形成した際、半導体基板１の内部に形成された
拡散領域２にオーミツク接触するアルミニウム層
３と、半導体基板１上の二酸化シリコン膜
（SiO2膜）などの絶縁被膜４の上に延びるととも
に層３と同時に形成されるアルミニウム層５との
間の段差部で膜切れ部６が生じて不連続となる。
また、図示するような膜切れ部６がない場合で
も、段差部分でアルミニウム層の膜厚が薄くなる
場合がある。なお、図示したような膜切れ部が形
成されても、膜切れの幅が小さな場合は、さらに
第２層目のアルミニウム層を形成することにより
膜切れ部を埋めることができるが、膜切れ部の幅
が大きいときは２層目のアルミニウム層を形成し
ても膜切れを確実に埋めることができない。この
ため、半導体基板表面に大きな段差が形成され、
この段差を超えて電極層の形成される半導体装置
の製造歩留は段差部分の小さい半導体装置にくら
べて一般に低く、また信頼性の面でもやや劣るこ
と等の問題があつた。
本発明は、以上説明してきたように大きな段差
部分をもつ半導体装置へたとえばアルミニウム電
極層を形成するにあたり、従来の工程に簡単な処
理工程を付加するだけで断線あるいは膜厚の減少
等を著るしく低減することのできる半導体装置の
電極形成方法を提案するものであつて、本発明の
特徴は、半導体装置に電極層を形成するにあた
り、まず、真空蒸着等の方法によつてアルミニウ
ム層を被着形成したのち、アルミニウム層上に塑
性加工を施し、こののち、電極形成用のフオトエ
ツチング処理、電極焼付用の熱処理を施すところ
にある。
部分をもつ半導体装置へたとえばアルミニウム電
極層を形成するにあたり、従来の工程に簡単な処
理工程を付加するだけで断線あるいは膜厚の減少
等を著るしく低減することのできる半導体装置の
電極形成方法を提案するものであつて、本発明の
特徴は、半導体装置に電極層を形成するにあた
り、まず、真空蒸着等の方法によつてアルミニウ
ム層を被着形成したのち、アルミニウム層上に塑
性加工を施し、こののち、電極形成用のフオトエ
ツチング処理、電極焼付用の熱処理を施すところ
にある。
以下に、本発明の電極形成方法について、図面
を参照しつつ具体的に説明する。シリコン基板に
従来と同様に拡散等の処理を施し所望の領域を形
成し、さらに表面を覆うSiO2膜に電極形成用の
窓を形成した。こののち、真空蒸着法により1.3
μｍの段差をもつSiO2膜の窓の開孔端縁を越え
る関係を成立させて厚さ４μｍのアルミニウム層
３，５を、シリコン基板表面全面にわたつて形成
した。
を参照しつつ具体的に説明する。シリコン基板に
従来と同様に拡散等の処理を施し所望の領域を形
成し、さらに表面を覆うSiO2膜に電極形成用の
窓を形成した。こののち、真空蒸着法により1.3
μｍの段差をもつSiO2膜の窓の開孔端縁を越え
る関係を成立させて厚さ４μｍのアルミニウム層
３，５を、シリコン基板表面全面にわたつて形成
した。
次に、第２図で示すように例えばブラシ７によ
つて半導体基板の表面上を擦り、前記アルミニウ
ム層３，５に塑性加工を施す。この加工工程でア
ルミニウム層３，５の表面にかえりが発生し、こ
れが展延されるところとなり、第１図で示したよ
うな膜切れ部が存在しているときには表面に生じ
たかえりによつて、この膜切れ部が覆われる。第
３図は、上記の塑性加工を施したのちの状態を示
す図であり、図示するように、段差部に生じてい
た膜切れ部６は、延展されたかえりによつて埋め
られている。
つて半導体基板の表面上を擦り、前記アルミニウ
ム層３，５に塑性加工を施す。この加工工程でア
ルミニウム層３，５の表面にかえりが発生し、こ
れが展延されるところとなり、第１図で示したよ
うな膜切れ部が存在しているときには表面に生じ
たかえりによつて、この膜切れ部が覆われる。第
３図は、上記の塑性加工を施したのちの状態を示
す図であり、図示するように、段差部に生じてい
た膜切れ部６は、延展されたかえりによつて埋め
られている。
その後、通常のフオトエツチング処理を施すこ
とによつて、電極となる部分のアルミニウム層の
みを選択的に残し、さらに500℃の窒素雰囲気中
で、30分間にわたる熱処理を施して電極形成が完
了する。ところで上記の熱処理によつて、アルミ
ニウム層はシリコン基板と合金化し、良好なオー
ミツク接触状態が成立するとともに膜切れ部を埋
めたアルミニウム層のかえり部分と膜切れ部の両
側に位置するアルミニウム層とが一体化し、膜切
れのない完全な、電極形成がなされる。
とによつて、電極となる部分のアルミニウム層の
みを選択的に残し、さらに500℃の窒素雰囲気中
で、30分間にわたる熱処理を施して電極形成が完
了する。ところで上記の熱処理によつて、アルミ
ニウム層はシリコン基板と合金化し、良好なオー
ミツク接触状態が成立するとともに膜切れ部を埋
めたアルミニウム層のかえり部分と膜切れ部の両
側に位置するアルミニウム層とが一体化し、膜切
れのない完全な、電極形成がなされる。
すなわち、アルミニウム層の被着形成ののち、
塑性加工処理を従来法に付加するだけで、段差部
分において膜切れのない良好な電極層が形成され
る。
塑性加工処理を従来法に付加するだけで、段差部
分において膜切れのない良好な電極層が形成され
る。
なお、以上の説明では、塑性加工がブラシを用
いてなされているが、たとえば、脱脂綿等を用い
てアルミニウム層表面を擦る方法、さらにくるみ
殻の粉末あるいはアルミナ粉末を高圧で吹きつけ
る所謂サンドブラスト法などによつても上述した
アルミニウム層の表面にかえりを発生させること
ができ、これらの方法によつても上記と同様の効
果が奏される。また、膜切れ部を埋込む塑性加工
処理を施したのち、さらにアルミニウム層を被着
形成し、こののち、フオトエツチングならびに熱
処理を施すならば、アルミニウム層の厚みそのも
のが十分に厚くなり、しかも、塑性加工により、
膜切れ部がアルミニウム層のかえりによつて埋め
つくされた面上に均一な厚みの第２のアルミニウ
ム層が形成されるため、極めて良好な電極形成が
可能になる。
いてなされているが、たとえば、脱脂綿等を用い
てアルミニウム層表面を擦る方法、さらにくるみ
殻の粉末あるいはアルミナ粉末を高圧で吹きつけ
る所謂サンドブラスト法などによつても上述した
アルミニウム層の表面にかえりを発生させること
ができ、これらの方法によつても上記と同様の効
果が奏される。また、膜切れ部を埋込む塑性加工
処理を施したのち、さらにアルミニウム層を被着
形成し、こののち、フオトエツチングならびに熱
処理を施すならば、アルミニウム層の厚みそのも
のが十分に厚くなり、しかも、塑性加工により、
膜切れ部がアルミニウム層のかえりによつて埋め
つくされた面上に均一な厚みの第２のアルミニウ
ム層が形成されるため、極めて良好な電極形成が
可能になる。
以上説明してきたように、本発明の方法によれ
ば、簡単な加工処理を加えるのみで、段差の大な
る部分に生じていた電極層の膜切れが殆んど皆無
に近いものとなり、膜切れによる歩留りの低下の
防止ならびに膜厚の減少による信頼性の低下の防
止等の顕著な効果が奏される。又、一担、蒸着時
に膜切れが生じてしまつたものでもこの工程を加
えることにより、膜切れのない状態に再生するこ
とも可能であり完全な電極形成がなされる。
ば、簡単な加工処理を加えるのみで、段差の大な
る部分に生じていた電極層の膜切れが殆んど皆無
に近いものとなり、膜切れによる歩留りの低下の
防止ならびに膜厚の減少による信頼性の低下の防
止等の顕著な効果が奏される。又、一担、蒸着時
に膜切れが生じてしまつたものでもこの工程を加
えることにより、膜切れのない状態に再生するこ
とも可能であり完全な電極形成がなされる。
第１図はアルミニウム層が段差部で断線したと
きの半導体基板の一部の状態を示す断面図、第２
図は第１図で示した断線部を有するものに本発明
における塑性加工中の状態断面図、第３図は同塑
性加工後の状態断面図である。 １……半導体基板、２……拡散領域、３，５…
…電極層、４……絶縁膜、６……膜切れ部、７…
…ブラシ。
きの半導体基板の一部の状態を示す断面図、第２
図は第１図で示した断線部を有するものに本発明
における塑性加工中の状態断面図、第３図は同塑
性加工後の状態断面図である。 １……半導体基板、２……拡散領域、３，５…
…電極層、４……絶縁膜、６……膜切れ部、７…
…ブラシ。
Claims (1)
- 【特許請求の範囲】 １ 表面を覆う絶縁被膜により少なくとも１箇所
に段差部が形成された半導体基板上に、前記段差
部を越えて延びる金属電極層を形成するにあた
り、前記半導体基板上の表面全域に金属層を被着
形成したのち、同金属層表面に塑性加工を施し、
次いで電極パターン形成用のエツチング処理なら
びに金属電極焼付用の熱処理を施すことを特徴と
する半導体装置の製造方法。 ２ 表面を覆う絶縁被膜により少なくとも１箇所
に段差部が形成された半導体基板上に、前記段差
部を越えて延びる金属電極層を形成するにあた
り、前記半導体基板上の表面全域に第１の金属層
を被着形成したのち、同金属層表面に塑性加工を
施し、さらに第２の金属層を被着形成し、次いで
電極パターン形成用のエツチング処理ならびに金
属電極焼付用の熱処理を施すことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1739979A JPS55110059A (en) | 1979-02-16 | 1979-02-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1739979A JPS55110059A (en) | 1979-02-16 | 1979-02-16 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55110059A JPS55110059A (en) | 1980-08-25 |
| JPS6115583B2 true JPS6115583B2 (ja) | 1986-04-24 |
Family
ID=11942909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1739979A Granted JPS55110059A (en) | 1979-02-16 | 1979-02-16 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55110059A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114312A (ja) * | 1988-10-24 | 1990-04-26 | Yokogawa Electric Corp | 光学式検出装置 |
-
1979
- 1979-02-16 JP JP1739979A patent/JPS55110059A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114312A (ja) * | 1988-10-24 | 1990-04-26 | Yokogawa Electric Corp | 光学式検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55110059A (en) | 1980-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63155671A (ja) | 半導体装置の製造方法 | |
| JPH0157495B2 (ja) | ||
| JPS6115583B2 (ja) | ||
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JPS583377B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JPS6281075A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| JPH09148326A (ja) | 半導体素子およびその製造方法 | |
| JPH0332214B2 (ja) | ||
| JPH04354371A (ja) | 半導体装置の構造およびその製造方法 | |
| JPS58108738A (ja) | 半導体装置用電極の製造方法 | |
| JPH07114196B2 (ja) | 半導体装置の製造方法 | |
| JPH031539A (ja) | 半導体装置の製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPH0377661B2 (ja) | ||
| JPS63164211A (ja) | 半導体装置の製造方法 | |
| JPH0794514A (ja) | 半導体装置およびその製造方法 | |
| JPS623981B2 (ja) | ||
| JPH05136198A (ja) | 半導体装置 | |
| JPS6159747A (ja) | 半導体装置の製造方法 | |
| JPS62200764A (ja) | 半導体装置及びその製造方法 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| JPH01233739A (ja) | 半導体装置の製造方法 | |
| JPH07273107A (ja) | 半導体装置とその製造方法 |