JPH07114196B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものであり、よ
り特定的には能動素子形成済の半導体基板上に施された
絶縁膜上のパッシベーション膜の所定部分を削除すると
共にその削除した部分内においてコンタクトホールを作
成するようにした半導体装置の製造方法に関する。

従来の技術 バイポーラIC等の半導体装置を製造する場合、半導体基
板の表面は汚染等を防ぐため第２図に示す如く表面保護
膜（１）が施される。そして、内部の能動素子（２）と
外部のリード導体とを連結するため、この表面保護膜
（１）を部分的に削除し、その削除した部分（３）にお
いてコンタクトホール（４）を設け、このコンタクトホ
ール（４）にアルミニウムやポリシリコン等の配線材料
を施すことを行う。その場合、表面保護膜（１）（パッ
シベーション膜）としてはチッ化（S_i3N₄）膜が用いら
れることが多い。

このような半導体装置の製造工程を第３図に詳細に示
す。まず、同図（ａ）に示すように能動素子が形成され
たSi基板（５）上にSiO₂膜（６）を作成し、続いて
（ｂ）でSiO₂膜（６）の上にCVD（Chemical Vapour Dep
osition）法等によってS_i3N₄膜（７）を形成する。しか
る後、このS_i3N₄膜（７）の所定部分を削除するために
（ｃ）に示すようにレジスト膜（８）をパターニングし
て施すと共に、プラズマエッチングを施す。（ｄ）では
前記プラズマエッチングによりS_i3N₄膜（７）が一部削
除された形となっている。尚、（ｄ）はレジスト膜
（８）も除去した場合を示している。次に（ｅ）におい
てレジスト膜（９）をコンタクトホール形成予定部分を
除いて施し、（ｆ）でウェットエッチング法によりSiO₂
膜（６）にコンタクトホール（10）を設ける。その後、
レジスト膜（９）を除去し、コンタクトホール（10）に
は配線材料を充填する。

発明が解決しようとする課題 ところで、上記製造工程においてプラズマエッチングを
施したとき第３図（ｄ）に示すようにS_i3N₄膜（７）を
削除した部分（３）のSiO₂膜（６）の表面が凸凹に荒れ
た状態となる。換言すれば、プラズマエッチングにより
ダメージ層（11）が形成されたことになる。前記ダメー
ジ層（11）は、その上にレジスト膜（９）を施したと
き、レジスト膜（９）との密着性を損なう原因となる。
そのため、次の工程でSiO₂膜（６）をウェットエッチン
グする際、エッチング液がSiO₂膜（６）とレジスト膜
（９）との間にも浸透しサイドエッチングが大きくなっ
てコンタクトホール（10）が予定の寸法〔点線（12）〕
よりも大きく形成されてしまう〔実線（13）〕。このこ
とは第４図で示す（ｌ）部分の寸法をサイドエッチング
を考慮して予め大きくとっておかなければならないこと
を意味し、その分、半導体装置のサイズが大型になって
しまうことにつながる。

また、コンタクトホール（10）におけるSiO₂膜（６）の
テーパ角は後工程で配される配線材料の被覆率（カバー
レージ）を考慮した場合45゜が望ましいとされている
が、上記従来方法の場合にはサイドエッチングにより所
望のテーパ角が得られず、そのためカバーレージが劣
り、信頼性低下の原因にもなっていた。

本発明は上記の点に鑑みなされたものであって、プラズ
マエッチング後の絶縁膜（SiO₂膜）の表面をきれいにし
た状態で絶縁膜をウェットエッチングできる半導体装置
の製造方法を提供することを目的とする。

課題を解決するための手段 上記の目的を達成するため本発明の製造方法は、能動素
子を形成した半導体基板上に絶縁膜を施す工程と、前記
絶縁膜が形成された上にパッシベーション膜を形成する
工程と、前記パッシベーション膜の所定部分を削除する
ためプラズマエッチングを施す工程と、前記プラズマエ
ッチングを施した後にレジスト膜を施す工程と、ウェッ
トエッチングによりコンタクトホールを形成する工程と
を有する半導体装置の製造方法において、前記プラズマ
エッチングにより絶縁膜上に生じるダメージ層を前記レ
ジスト膜を施す工程の前に化学的な表面処理剤で除去す
る工程を付加した構成となっている。

作 用 このような構成によると、プラズマエッチングにより生
じた絶縁層表面のダメージ層が取り除かれた状態でレジ
スト膜が施されるので、レジスト膜と絶縁膜表面との密
着性がよく、これらの間にウェットエッチング液が浸透
することが殆どなくなる。そのため、サイドエッチング
が不所望に広がることがなくなり、コンタクトホールを
形成する部分のテーパ角のコントロールも良好にでき
る。

実施例 本発明を実施した第１図において第３図の従来例と同一
部分には同一の符号を付して重複説明を省略する。本実
施例では、プラズマエッチング工程〔同図（ｃ）〕の後
に、SiO₂膜（６）の表面に形成されているダメージ層
（11）を取り除くための工程〔同図（ｄ′）〕を追加し
ている点が従来例と相違している。この工程では、HF
（フッ酸）によって表面エッチングを行う。その際、フ
ッ酸は濃度が1/100位の希釈化したものを使用すること
によりライトエッチングする。この場合、希釈化したフ
ッ酸により酸化膜（SiO₂膜）は削られるが、チッ化膜
（S_i3N₄）は影響を受けない。この工程によりダメージ
層（11）が除去され、SiO₂膜（６）の表面はきれいにな
る。

そのため、第１図（ｅ）のようにレジスト膜（９）を施
したとき、レジスト膜（９）とSiO₂膜（６）との密着性
が良好になり、次のウェットエッチングによるコンタク
トホール（10）の作成の際にサイドエッチングが殆ど生
じなくなり、且つテーパ角（θ）のコントロールが正確
に行えることになる。

尚、このテーパ角（θ）のコントロールが正確に行える
ことの利点を第５図を用いて説明しておくと、同図に示
すようにコンタクトホール（10）を形成するSiO₂膜
（６）の部分は実際にはSi基板（５）に対して垂直部
（15）と、テーパ部（13）と、水平頂部（16）とから成
っており、今テーパ角（θ）が大きくなると、（13′）
の如くなり、アルミニウム又はポリシリコン等より成る
配線材料（14）が（Ａ）部分で薄くなり、逆にテーパ角
（θ）が（13″）の如く小さくなると、（Ｂ）部分で配
線材料（14）が薄くなる。このように、配線材料（14）
に薄い部分が生じると、半導体装置の使用時間が多くな
ったとき配線材料の断線等を生じる。しかし、本実施例
の方法によればテーパ角（θ）を45゜付近に管理するこ
とができるので、配線材料（14）は略均一の厚さで施さ
れることになり、断線等の事故は生じにくくなる。

発明の効果 以上の通り本発明によれば、サイドエッチング量が低減
されるため第４図の（ｌ）の部分の寸法についてマージ
ンを小さく設定できるので、半導体装置の小型化並びに
コストダウンを図ることができる。また、コンタクトホ
ールを形成する絶縁膜のテーパ角を45゜付近に良好にコ
ントロールできるので、その後に施されるアルミニウム
又はポリシリコン等の配線材料のカバーレージ率を改善
でき、そのため配線の信頼性を向上させることができ
る。

【図面の簡単な説明】

第１図は本発明を実施した半導体装置の製造方法を示す
工程図である。第２図は半導体装置の平面図であり、第
３図は従来例の製造工程図、第４図はその説明図であ
る。第５図は本発明の効果を説明するための図である。 （５）……Si基板，（６）……SiO₂膜（絶縁膜）， （７）……S_i3N₄膜（パッシベーション膜）， （９）……レジスト膜，（11）……ダメージ層。

Claims (1)

【特許請求の範囲】
1. 【請求項１】能動素子を形成した半導体基板上に絶縁膜
   を施す工程と、前記絶縁膜が形成された上にパッシベー
   ション膜を形成する工程と、前記パッシベーション膜の
   所定部分を削除するためプラズマエッチングを施す工程
   と、前記プラズマエッチングを施した後にレジスト膜を
   施す工程と、ウェットエッチングによりコンタクトホー
   ルを形成する工程とを有する半導体装置の製造方法にお
   いて、前記プラズマエッチングにより絶縁膜上に生じる
   ダメージ層を前記レジスト膜を施す工程の前に化学的な
   表面処理剤で除去する工程を付加したことを特徴とする
   半導体装置の製造方法。