JPS61150265A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61150265A JPS61150265A JP59272310A JP27231084A JPS61150265A JP S61150265 A JPS61150265 A JP S61150265A JP 59272310 A JP59272310 A JP 59272310A JP 27231084 A JP27231084 A JP 27231084A JP S61150265 A JPS61150265 A JP S61150265A
- Authority
- JP
- Japan
- Prior art keywords
- well layer
- semiconductor substrate
- channel
- impurity concentration
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract description 3
- 238000012423 maintenance Methods 0.000 abstract 1
- 230000037230 mobility Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ion Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に係り、特にメモリ、マイクロプロ
セッサ、論即ゲート等に用いられる0MO8構成の半導
体装置に閉覆る。
セッサ、論即ゲート等に用いられる0MO8構成の半導
体装置に閉覆る。
CM’O3集積回路は同一′r導体基板1−にpチャン
ネルト′ランリスタとnチャネルトランジスタを形成づ
るため、半導体基板上に逆導電型のウェル層を形成する
必要がある。寸なわらpFll+の1導体基板ではnつ
Tル層を、n型の半導体基板ではnウェル層を形成する
゛。どりらの場合の集積回路がすぐれた特性を右するか
は、回路構成および素子構成により異なると言われてい
るが、実際にはどちらがよいか必ずしも明らかなわtJ
ではない。このため回路パターンを同一にして、nウェ
ルとnウェルが反対になるようにウェルパターンを変更
し、CMO8集積回路を形成して特性比較をする必要が
生ずる場合′がある。 −またすでにあるCMO8
集W4回路をセカンドソース(2nr! 5ourc
e)として製ff1Jる場合、半導体基板とウェル層の
導電型部変更したいときには、すでに設計された回路パ
ターンをそのままにして、ウェル層を形成するパターン
だけ変更するだ【プであれば望ましい。
ネルト′ランリスタとnチャネルトランジスタを形成づ
るため、半導体基板上に逆導電型のウェル層を形成する
必要がある。寸なわらpFll+の1導体基板ではnつ
Tル層を、n型の半導体基板ではnウェル層を形成する
゛。どりらの場合の集積回路がすぐれた特性を右するか
は、回路構成および素子構成により異なると言われてい
るが、実際にはどちらがよいか必ずしも明らかなわtJ
ではない。このため回路パターンを同一にして、nウェ
ルとnウェルが反対になるようにウェルパターンを変更
し、CMO8集積回路を形成して特性比較をする必要が
生ずる場合′がある。 −またすでにあるCMO8
集W4回路をセカンドソース(2nr! 5ourc
e)として製ff1Jる場合、半導体基板とウェル層の
導電型部変更したいときには、すでに設計された回路パ
ターンをそのままにして、ウェル層を形成するパターン
だけ変更するだ【プであれば望ましい。
しかしながらこのように回路パターンを同一にしてウェ
ルパターンだtJを変更してCMO8集積回路を形成し
た場合には、従来は形成されるトランジスタの基本特性
が異なるという問題があった。
ルパターンだtJを変更してCMO8集積回路を形成し
た場合には、従来は形成されるトランジスタの基本特性
が異なるという問題があった。
これは半導体基板上にウェル層を形成する場合、ウェル
層の不純物濃度は半導体基板の不純物tJ酊より高く形
成されるためである。例えばn型の半導体基板の不純物
濃度が2 ×1015crR−3であると、この半導体
基板に形成されるnウェル層の不純物濃度は8 X 1
015cm−3となる。一般にトランジスタの移動l
(ll1obility)は不純物濃度依存性があり、
不純物濃度が高いと移動度は低くなる。したがってウェ
ル層内に形成されるトランジスタの移動度は、半導体基
板上に形成される1〜ランジスタの移動度より常に低く
なる。第5図に不純物濃度が2×10cm、8×101
5cIR−3の場合のnチャンネルトランジスタの移動
度μ。とnチャンネルトランジスタの移動度μ。の具体
例を示す。第5図によれば、不純物濃度2×1015C
In−3のn型半導体基板に不純物濃度8 X 101
5cm’のnウェル層を形成した場合、nチャンネルト
ランジスタの移動面ハ200cIII2/5eC−■テ
アリ、nチャンネルトランジスタの移動度は400α2
/SeC・Vであるが、不純物濃度2 X 1015c
m−3のn型半導体基板に不純物部a 8 X 101
5cm−3のnウェル層を形成した場合、nチャンネル
トランジスタの移動度は25%増えて500cttr2
/sec * Vとなり、nチャンネルトランジスタの
移動度は25%減少し150cm2/sec −Vとな
る。
層の不純物濃度は半導体基板の不純物tJ酊より高く形
成されるためである。例えばn型の半導体基板の不純物
濃度が2 ×1015crR−3であると、この半導体
基板に形成されるnウェル層の不純物濃度は8 X 1
015cm−3となる。一般にトランジスタの移動l
(ll1obility)は不純物濃度依存性があり、
不純物濃度が高いと移動度は低くなる。したがってウェ
ル層内に形成されるトランジスタの移動度は、半導体基
板上に形成される1〜ランジスタの移動度より常に低く
なる。第5図に不純物濃度が2×10cm、8×101
5cIR−3の場合のnチャンネルトランジスタの移動
度μ。とnチャンネルトランジスタの移動度μ。の具体
例を示す。第5図によれば、不純物濃度2×1015C
In−3のn型半導体基板に不純物濃度8 X 101
5cm’のnウェル層を形成した場合、nチャンネルト
ランジスタの移動面ハ200cIII2/5eC−■テ
アリ、nチャンネルトランジスタの移動度は400α2
/SeC・Vであるが、不純物濃度2 X 1015c
m−3のn型半導体基板に不純物部a 8 X 101
5cm−3のnウェル層を形成した場合、nチャンネル
トランジスタの移動度は25%増えて500cttr2
/sec * Vとなり、nチャンネルトランジスタの
移動度は25%減少し150cm2/sec −Vとな
る。
したがって回路パターンを・同じにしてウェルパターン
だけを変更しただけでは特性が悪化するおそれがある。
だけを変更しただけでは特性が悪化するおそれがある。
実際に2人力NANDゲートで4フアンアウトの回路に
ついてt、dを求めた結果、約15%悪化した。このよ
うに従来の半導体装置では、ある導電型の半導体基板と
ウェル層で形成するのに最適な回路パターンを用いて半
導体基板とウェル層の導電型を逆にすると特性が悪化す
るという問題がある。
ついてt、dを求めた結果、約15%悪化した。このよ
うに従来の半導体装置では、ある導電型の半導体基板と
ウェル層で形成するのに最適な回路パターンを用いて半
導体基板とウェル層の導電型を逆にすると特性が悪化す
るという問題がある。
本発明は上記事情を考慮してなされたもので半導体基板
とウェル層の導電型を逆にしても形成された0M08回
路の特性が変化しない半導体装置を提供することを目的
とする。
とウェル層の導電型を逆にしても形成された0M08回
路の特性が変化しない半導体装置を提供することを目的
とする。
上記目的を達成するため本発明による半導体装置は、第
1導電型の半導体基板上に形成された第2導電型のMO
Sトランジスタのチャネル領域の不純物濃度と、第2導
電型のウェル層上に形成された第11雷型のMOSトラ
ンジスタのチャネル領域の不純物濃度がほぼ同じである
ことを特徴とする。
1導電型の半導体基板上に形成された第2導電型のMO
Sトランジスタのチャネル領域の不純物濃度と、第2導
電型のウェル層上に形成された第11雷型のMOSトラ
ンジスタのチャネル領域の不純物濃度がほぼ同じである
ことを特徴とする。
本発明の一実施例による半導体装置を第1図、第2図に
示す。n型半導体基板10にnウェル層20が形成され
ている。n型半導体基板10表面には、nチャンネルM
OSトランジスタが形成さ= 4 − れている。すなわちソース領域ドレイン領域としてのp
+不純物領域11.12が形成され、これらp1不純物
領域11.12の間にはゲート酸化膜14を介してゲー
ト電極15が形成されている。
示す。n型半導体基板10にnウェル層20が形成され
ている。n型半導体基板10表面には、nチャンネルM
OSトランジスタが形成さ= 4 − れている。すなわちソース領域ドレイン領域としてのp
+不純物領域11.12が形成され、これらp1不純物
領域11.12の間にはゲート酸化膜14を介してゲー
ト電極15が形成されている。
p+不純物領域11.12にはそれぞれ電極16゜17
が設けられている。またnウェル層20にはnチャンネ
ルMOSトラ・ンリスタが形成されている。すなわちソ
ース領域、ドレイン領域としてのn+不純物領域21.
22が形成され、これらn+不純物領域21.22の間
には・ゲート酸化膜24を、介してゲート!l4i25
が形成されている。
が設けられている。またnウェル層20にはnチャンネ
ルMOSトラ・ンリスタが形成されている。すなわちソ
ース領域、ドレイン領域としてのn+不純物領域21.
22が形成され、これらn+不純物領域21.22の間
には・ゲート酸化膜24を、介してゲート!l4i25
が形成されている。
n+不純物領域21.22にはそれぞれ電極26゜27
が設けられている。これらnチャンネルMOSトランジ
スタとnチャンネルMOSトランジスタで0M08回路
を構成する。
が設けられている。これらnチャンネルMOSトランジ
スタとnチャンネルMOSトランジスタで0M08回路
を構成する。
n型半導体基板10の不純物IIrfIよりnウェル層
20の不純物m痕の方が高いが、本実施例にJ:る半導
体装置は、第2図に示すように、ゲート酸化膜14下の
pチャネル領域13のY’−Y’断面における不純物濃
度と一ゲート酸化膜24下のnチャネル領域27のY−
Y断面にお番プる不純物濃度がほぼ同じになっている点
に特徴がある。づなわち半導体基板又はpウェル層とゲ
ート酸化膜とのW面から約0.5μmの深さまでの領域
、すなわちチャネル領域の不純物濃度がほぼ同じになっ
ている。
20の不純物m痕の方が高いが、本実施例にJ:る半導
体装置は、第2図に示すように、ゲート酸化膜14下の
pチャネル領域13のY’−Y’断面における不純物濃
度と一ゲート酸化膜24下のnチャネル領域27のY−
Y断面にお番プる不純物濃度がほぼ同じになっている点
に特徴がある。づなわち半導体基板又はpウェル層とゲ
ート酸化膜とのW面から約0.5μmの深さまでの領域
、すなわちチャネル領域の不純物濃度がほぼ同じになっ
ている。
このように本実施例では各チャネル領域の不純物濃度が
ほぼ同じなので、半導体基板をp型、ウェル層をn型と
しても、各チャネルトランジスタの移動度はほぼ同じで
ある。したがって回路特性もほぼ同じであるため、同一
の回路パターンでウェルパターンを変えても同じ特性の
半導体装置が得られる。
ほぼ同じなので、半導体基板をp型、ウェル層をn型と
しても、各チャネルトランジスタの移動度はほぼ同じで
ある。したがって回路特性もほぼ同じであるため、同一
の回路パターンでウェルパターンを変えても同じ特性の
半導体装置が得られる。
次にこのような半導体装置の製造方法の具体例第3図を
用いて説明する。2μデバイスレベルとする。まず不純
物濃度4 X 10 ”cm−3のn型半導体基板10
に、Q=3X 1012cm’のイオン注入をおこない
、その後拡散して深さXj=7μmのpウェル層20を
形成する(第3図(a))。
用いて説明する。2μデバイスレベルとする。まず不純
物濃度4 X 10 ”cm−3のn型半導体基板10
に、Q=3X 1012cm’のイオン注入をおこない
、その後拡散して深さXj=7μmのpウェル層20を
形成する(第3図(a))。
30は酸化膜である。その後CO−planer法によ
リソース、ドレイン、ゲート領域を形成し、その後45
0へのゲーh Ftl化膜31を形成する(第3図(b
))。次に形成されるトランジスタの特f’1を決定す
るために、まずnチャンネル領域13にVacc=14
0にeVでリンイオンP をQCH1=1.5×101
2cm−3だけイオン注入する。これによりpヂ1!ン
ネルトランジスタのパンチスルー条件を満足させる不純
物濃度を決定する。次にトランジスタの所望のv■■と
ショートヂャネル効果を得るためVacc=40にeV
でボウ素イオンB+をQ = 1 、 Ox 10
12cm−3だけイオン注入する。
リソース、ドレイン、ゲート領域を形成し、その後45
0へのゲーh Ftl化膜31を形成する(第3図(b
))。次に形成されるトランジスタの特f’1を決定す
るために、まずnチャンネル領域13にVacc=14
0にeVでリンイオンP をQCH1=1.5×101
2cm−3だけイオン注入する。これによりpヂ1!ン
ネルトランジスタのパンチスルー条件を満足させる不純
物濃度を決定する。次にトランジスタの所望のv■■と
ショートヂャネル効果を得るためVacc=40にeV
でボウ素イオンB+をQ = 1 、 Ox 10
12cm−3だけイオン注入する。
a+2
これにより約O,SVの■111が1qられる。次に同
様にnチャンネル領域23にボウ素イオンB+をVac
c = 100KeVで、QC111=7x 10
cmだけと、Vacc = 40KeVでQCi12
= 1 、3×1011cm−3だけと2段イオン注入
する。これにより約0.8Vのv1□が得られる(第3
図(C))。
様にnチャンネル領域23にボウ素イオンB+をVac
c = 100KeVで、QC111=7x 10
cmだけと、Vacc = 40KeVでQCi12
= 1 、3×1011cm−3だけと2段イオン注入
する。これにより約0.8Vのv1□が得られる(第3
図(C))。
後は通常のトランジスタを製造(る■稈を経て第1図に
示すような半導体装置が得られる。
示すような半導体装置が得られる。
このようにして形成されたpチVンネル]−ランリスタ
およびnチャンネルトランジスタは半導体基板およびウ
ェル層の不純物濃度に依存しない。
およびnチャンネルトランジスタは半導体基板およびウ
ェル層の不純物濃度に依存しない。
例えばnチャンネルトランジスタのゲート長2.5tt
mでホールの移動度は150cm2/5ec−Vでほぼ
一定であり、nチャンネルトランジスタのゲート長2.
071mで電子の移動度は300cm2/sec −V
でほぼ一定テアル。ナオ、この移動度はドレイン電圧、
ゲート電圧がそれぞれ5Vの場合である。
mでホールの移動度は150cm2/5ec−Vでほぼ
一定であり、nチャンネルトランジスタのゲート長2.
071mで電子の移動度は300cm2/sec −V
でほぼ一定テアル。ナオ、この移動度はドレイン電圧、
ゲート電圧がそれぞれ5Vの場合である。
以上の通り本発明によれば、nチャンネル領域、nチャ
ンネル領域の不純物濃度がほぼ同じであるため、半導体
基板とウェル層の導電型を逆にしても、トランジスタの
キャリア移動度は変化せず、0M08回路の特性が変ら
ない。第4図に示すように従来の不純物m!vによりキ
ャリア移動度は変化したが、本発明では不純物濃度が変
化してもキャリア移動度は変化しない。
ンネル領域の不純物濃度がほぼ同じであるため、半導体
基板とウェル層の導電型を逆にしても、トランジスタの
キャリア移動度は変化せず、0M08回路の特性が変ら
ない。第4図に示すように従来の不純物m!vによりキ
ャリア移動度は変化したが、本発明では不純物濃度が変
化してもキャリア移動度は変化しない。
−〇 −
第1図は本発明の一実施例による半導体装置の断面図、
第2図は同半導体装置の半導体基板とゲート酸化膜のW
面付近の不純物濃度を示すグラフ、第3図(a)、(b
)、(C)は同半導体装置の製造方法を示す工程図、第
4図は同半導体装置における不純物濃度の11?リア移
動度との関係を示すグラフ、第5図は従来の半導体装置
におtノるキャリア移動度を示す図である。 10・・・n型半導体基板、11.12・・・p4不純
物領域、13・・・nチャネル領域、14・・・ゲート
酸化膜、15・・・ゲート電極、16.17・・・電極
、20・・・pウェル層、21.22・・・n+不純物
領域、23・・・nチャネル領域、24・・・ゲート酸
化膜、25゛・・・ゲート電極、26.27・・・電極
。 出願人代理人 猪 股 清 ワワC
第2図は同半導体装置の半導体基板とゲート酸化膜のW
面付近の不純物濃度を示すグラフ、第3図(a)、(b
)、(C)は同半導体装置の製造方法を示す工程図、第
4図は同半導体装置における不純物濃度の11?リア移
動度との関係を示すグラフ、第5図は従来の半導体装置
におtノるキャリア移動度を示す図である。 10・・・n型半導体基板、11.12・・・p4不純
物領域、13・・・nチャネル領域、14・・・ゲート
酸化膜、15・・・ゲート電極、16.17・・・電極
、20・・・pウェル層、21.22・・・n+不純物
領域、23・・・nチャネル領域、24・・・ゲート酸
化膜、25゛・・・ゲート電極、26.27・・・電極
。 出願人代理人 猪 股 清 ワワC
Claims (1)
- 【特許請求の範囲】 第1導電型の半導体基板と、 この第1導電型の半導体基板上に形成された第2導電型
のウェル層と、 前記第1導電型の半導体基板上に形成された第2導電型
のMOSトランジスタと、 前記第2導電型のウェル層上に形成された第1導電型の
MOSトランジスタとを備え、 前記第2導電型のMOSトランジスタのチャネル領域の
不純物濃度と、前記第1導電型のMOSトランジスタの
チャネル領域の不純物濃度がほぼ同じであることを特徴
とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59272310A JPS61150265A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59272310A JPS61150265A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61150265A true JPS61150265A (ja) | 1986-07-08 |
Family
ID=17512096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59272310A Pending JPS61150265A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61150265A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02264464A (ja) * | 1989-04-05 | 1990-10-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1984
- 1984-12-24 JP JP59272310A patent/JPS61150265A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02264464A (ja) * | 1989-04-05 | 1990-10-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04212465A (ja) | 高耐圧misトランジスタおよびこのトランジスタを有する相補型トランジスタの製造方法 | |
KR19990044184A (ko) | Eeprom-반도체 구조물의 제조 방법 | |
JP3470133B2 (ja) | 半導体装置の製造方法 | |
US5441906A (en) | Insulated gate field effect transistor having a partial channel and method for fabricating | |
JPS6050960A (ja) | 半導体装置 | |
KR940008357B1 (ko) | 반도체장치의 제조방법 | |
KR960009229A (ko) | 고내압용 모스 트랜지스터 및 그 제조방법 | |
US5623154A (en) | Semiconductor device having triple diffusion | |
KR100316174B1 (ko) | 반도체 장치 및 그 제조 방법 | |
EP0091256B1 (en) | Cmos device | |
JPH10289957A (ja) | 半導体装置およびその製造方法 | |
JPS61150265A (ja) | 半導体装置 | |
JP2002261273A (ja) | 半導体装置、基準電圧発生回路及び電源回路 | |
JP3430102B2 (ja) | 半導体装置の製造方法 | |
KR940005291B1 (ko) | 불순물 편석현상을 이용한 반도체장치의 제조방법 | |
JPS62262462A (ja) | 半導体装置 | |
JPH02138756A (ja) | 半導体装置およびその製造方法 | |
US6387763B1 (en) | Field-effect transistor and corresponding manufacturing method | |
US5850360A (en) | High-voltage N-channel MOS transistor and associated manufacturing process | |
KR100268446B1 (ko) | 트리플 웰 구조를 갖는 반도체 메모리 장치 | |
JPS60143665A (ja) | 半導体メモリ | |
JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
KR890004453B1 (ko) | 집적회로장치의 제조방법 | |
KR100206582B1 (ko) | 전력 트랜지스터 및 그 제조 방법 | |
KR0137823B1 (ko) | 반도체 소자의 트윈 웰 형성방법 |