JPS61150265A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61150265A JPS61150265A JP59272310A JP27231084A JPS61150265A JP S61150265 A JPS61150265 A JP S61150265A JP 59272310 A JP59272310 A JP 59272310A JP 27231084 A JP27231084 A JP 27231084A JP S61150265 A JPS61150265 A JP S61150265A
- Authority
- JP
- Japan
- Prior art keywords
- well layer
- semiconductor substrate
- channel
- impurity concentration
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract description 3
- 238000012423 maintenance Methods 0.000 abstract 1
- 230000037230 mobility Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ion Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に係り、特にメモリ、マイクロプロ
セッサ、論即ゲート等に用いられる０ＭＯ８構成の半導
体装置に閉覆る。
セッサ、論即ゲート等に用いられる０ＭＯ８構成の半導
体装置に閉覆る。
ＣＭ’Ｏ３集積回路は同一′ｒ導体基板１−にｐチャン
ネルト′ランリスタとｎチャネルトランジスタを形成づ
るため、半導体基板上に逆導電型のウェル層を形成する
必要がある。寸なわらｐＦｌｌ＋の１導体基板ではｎつ
Ｔル層を、ｎ型の半導体基板ではｎウェル層を形成する
゛。どりらの場合の集積回路がすぐれた特性を右するか
は、回路構成および素子構成により異なると言われてい
るが、実際にはどちらがよいか必ずしも明らかなわｔＪ
ではない。このため回路パターンを同一にして、ｎウェ
ルとｎウェルが反対になるようにウェルパターンを変更
し、ＣＭＯ８集積回路を形成して特性比較をする必要が
生ずる場合′がある。 −またすでにあるＣＭＯ８
集Ｗ４回路をセカンドソース（２ｎｒ！ ５ｏｕｒｃ
ｅ）として製ｆｆ１Ｊる場合、半導体基板とウェル層の
導電型部変更したいときには、すでに設計された回路パ
ターンをそのままにして、ウェル層を形成するパターン
だけ変更するだ【プであれば望ましい。
ネルト′ランリスタとｎチャネルトランジスタを形成づ
るため、半導体基板上に逆導電型のウェル層を形成する
必要がある。寸なわらｐＦｌｌ＋の１導体基板ではｎつ
Ｔル層を、ｎ型の半導体基板ではｎウェル層を形成する
゛。どりらの場合の集積回路がすぐれた特性を右するか
は、回路構成および素子構成により異なると言われてい
るが、実際にはどちらがよいか必ずしも明らかなわｔＪ
ではない。このため回路パターンを同一にして、ｎウェ
ルとｎウェルが反対になるようにウェルパターンを変更
し、ＣＭＯ８集積回路を形成して特性比較をする必要が
生ずる場合′がある。 −またすでにあるＣＭＯ８
集Ｗ４回路をセカンドソース（２ｎｒ！ ５ｏｕｒｃ
ｅ）として製ｆｆ１Ｊる場合、半導体基板とウェル層の
導電型部変更したいときには、すでに設計された回路パ
ターンをそのままにして、ウェル層を形成するパターン
だけ変更するだ【プであれば望ましい。
しかしながらこのように回路パターンを同一にしてウェ
ルパターンだｔＪを変更してＣＭＯ８集積回路を形成し
た場合には、従来は形成されるトランジスタの基本特性
が異なるという問題があった。
ルパターンだｔＪを変更してＣＭＯ８集積回路を形成し
た場合には、従来は形成されるトランジスタの基本特性
が異なるという問題があった。
これは半導体基板上にウェル層を形成する場合、ウェル
層の不純物濃度は半導体基板の不純物ｔＪ酊より高く形
成されるためである。例えばｎ型の半導体基板の不純物
濃度が２ ×１０１５ｃｒＲ−３であると、この半導体
基板に形成されるｎウェル層の不純物濃度は８ Ｘ １
０１５ｃｍ−３となる。一般にトランジスタの移動ｌ
（ｌｌ１ｏｂｉｌｉｔｙ）は不純物濃度依存性があり、
不純物濃度が高いと移動度は低くなる。したがってウェ
ル層内に形成されるトランジスタの移動度は、半導体基
板上に形成される１〜ランジスタの移動度より常に低く
なる。第５図に不純物濃度が２×１０ｃｍ、８×１０１
５ｃＩＲ−３の場合のｎチャンネルトランジスタの移動
度μ。とｎチャンネルトランジスタの移動度μ。の具体
例を示す。第５図によれば、不純物濃度２×１０１５Ｃ
Ｉｎ−３のｎ型半導体基板に不純物濃度８ Ｘ １０１
５ｃｍ’のｎウェル層を形成した場合、ｎチャンネルト
ランジスタの移動面ハ２００ｃＩＩＩ２／５ｅＣ−■テ
アリ、ｎチャンネルトランジスタの移動度は４００α２
／ＳｅＣ・Ｖであるが、不純物濃度２ Ｘ １０１５ｃ
ｍ−３のｎ型半導体基板に不純物部ａ ８ Ｘ １０１
５ｃｍ−３のｎウェル層を形成した場合、ｎチャンネル
トランジスタの移動度は２５％増えて５００ｃｔｔｒ２
／ｓｅｃ ＊ Ｖとなり、ｎチャンネルトランジスタの
移動度は２５％減少し１５０ｃｍ２／ｓｅｃ −Ｖとな
る。
層の不純物濃度は半導体基板の不純物ｔＪ酊より高く形
成されるためである。例えばｎ型の半導体基板の不純物
濃度が２ ×１０１５ｃｒＲ−３であると、この半導体
基板に形成されるｎウェル層の不純物濃度は８ Ｘ １
０１５ｃｍ−３となる。一般にトランジスタの移動ｌ
（ｌｌ１ｏｂｉｌｉｔｙ）は不純物濃度依存性があり、
不純物濃度が高いと移動度は低くなる。したがってウェ
ル層内に形成されるトランジスタの移動度は、半導体基
板上に形成される１〜ランジスタの移動度より常に低く
なる。第５図に不純物濃度が２×１０ｃｍ、８×１０１
５ｃＩＲ−３の場合のｎチャンネルトランジスタの移動
度μ。とｎチャンネルトランジスタの移動度μ。の具体
例を示す。第５図によれば、不純物濃度２×１０１５Ｃ
Ｉｎ−３のｎ型半導体基板に不純物濃度８ Ｘ １０１
５ｃｍ’のｎウェル層を形成した場合、ｎチャンネルト
ランジスタの移動面ハ２００ｃＩＩＩ２／５ｅＣ−■テ
アリ、ｎチャンネルトランジスタの移動度は４００α２
／ＳｅＣ・Ｖであるが、不純物濃度２ Ｘ １０１５ｃ
ｍ−３のｎ型半導体基板に不純物部ａ ８ Ｘ １０１
５ｃｍ−３のｎウェル層を形成した場合、ｎチャンネル
トランジスタの移動度は２５％増えて５００ｃｔｔｒ２
／ｓｅｃ ＊ Ｖとなり、ｎチャンネルトランジスタの
移動度は２５％減少し１５０ｃｍ２／ｓｅｃ −Ｖとな
る。
したがって回路パターンを・同じにしてウェルパターン
だけを変更しただけでは特性が悪化するおそれがある。
だけを変更しただけでは特性が悪化するおそれがある。
実際に２人力ＮＡＮＤゲートで４フアンアウトの回路に
ついてｔ、ｄを求めた結果、約１５％悪化した。このよ
うに従来の半導体装置では、ある導電型の半導体基板と
ウェル層で形成するのに最適な回路パターンを用いて半
導体基板とウェル層の導電型を逆にすると特性が悪化す
るという問題がある。
ついてｔ、ｄを求めた結果、約１５％悪化した。このよ
うに従来の半導体装置では、ある導電型の半導体基板と
ウェル層で形成するのに最適な回路パターンを用いて半
導体基板とウェル層の導電型を逆にすると特性が悪化す
るという問題がある。
本発明は上記事情を考慮してなされたもので半導体基板
とウェル層の導電型を逆にしても形成された０Ｍ０８回
路の特性が変化しない半導体装置を提供することを目的
とする。
とウェル層の導電型を逆にしても形成された０Ｍ０８回
路の特性が変化しない半導体装置を提供することを目的
とする。
上記目的を達成するため本発明による半導体装置は、第
１導電型の半導体基板上に形成された第２導電型のＭＯ
Ｓトランジスタのチャネル領域の不純物濃度と、第２導
電型のウェル層上に形成された第１１雷型のＭＯＳトラ
ンジスタのチャネル領域の不純物濃度がほぼ同じである
ことを特徴とする。
１導電型の半導体基板上に形成された第２導電型のＭＯ
Ｓトランジスタのチャネル領域の不純物濃度と、第２導
電型のウェル層上に形成された第１１雷型のＭＯＳトラ
ンジスタのチャネル領域の不純物濃度がほぼ同じである
ことを特徴とする。
本発明の一実施例による半導体装置を第１図、第２図に
示す。ｎ型半導体基板１０にｎウェル層２０が形成され
ている。ｎ型半導体基板１０表面には、ｎチャンネルＭ
ＯＳトランジスタが形成さ＝ ４ − れている。すなわちソース領域ドレイン領域としてのｐ
＋不純物領域１１．１２が形成され、これらｐ１不純物
領域１１．１２の間にはゲート酸化膜１４を介してゲー
ト電極１５が形成されている。
示す。ｎ型半導体基板１０にｎウェル層２０が形成され
ている。ｎ型半導体基板１０表面には、ｎチャンネルＭ
ＯＳトランジスタが形成さ＝ ４ − れている。すなわちソース領域ドレイン領域としてのｐ
＋不純物領域１１．１２が形成され、これらｐ１不純物
領域１１．１２の間にはゲート酸化膜１４を介してゲー
ト電極１５が形成されている。
ｐ＋不純物領域１１．１２にはそれぞれ電極１６゜１７
が設けられている。またｎウェル層２０にはｎチャンネ
ルＭＯＳトラ・ンリスタが形成されている。すなわちソ
ース領域、ドレイン領域としてのｎ＋不純物領域２１．
２２が形成され、これらｎ＋不純物領域２１．２２の間
には・ゲート酸化膜２４を、介してゲート！ｌ４ｉ２５
が形成されている。
が設けられている。またｎウェル層２０にはｎチャンネ
ルＭＯＳトラ・ンリスタが形成されている。すなわちソ
ース領域、ドレイン領域としてのｎ＋不純物領域２１．
２２が形成され、これらｎ＋不純物領域２１．２２の間
には・ゲート酸化膜２４を、介してゲート！ｌ４ｉ２５
が形成されている。
ｎ＋不純物領域２１．２２にはそれぞれ電極２６゜２７
が設けられている。これらｎチャンネルＭＯＳトランジ
スタとｎチャンネルＭＯＳトランジスタで０Ｍ０８回路
を構成する。
が設けられている。これらｎチャンネルＭＯＳトランジ
スタとｎチャンネルＭＯＳトランジスタで０Ｍ０８回路
を構成する。
ｎ型半導体基板１０の不純物ＩＩｒｆＩよりｎウェル層
２０の不純物ｍ痕の方が高いが、本実施例にＪ：る半導
体装置は、第２図に示すように、ゲート酸化膜１４下の
ｐチャネル領域１３のＹ’−Ｙ’断面における不純物濃
度と一ゲート酸化膜２４下のｎチャネル領域２７のＹ−
Ｙ断面にお番プる不純物濃度がほぼ同じになっている点
に特徴がある。づなわち半導体基板又はｐウェル層とゲ
ート酸化膜とのＷ面から約０．５μｍの深さまでの領域
、すなわちチャネル領域の不純物濃度がほぼ同じになっ
ている。
２０の不純物ｍ痕の方が高いが、本実施例にＪ：る半導
体装置は、第２図に示すように、ゲート酸化膜１４下の
ｐチャネル領域１３のＹ’−Ｙ’断面における不純物濃
度と一ゲート酸化膜２４下のｎチャネル領域２７のＹ−
Ｙ断面にお番プる不純物濃度がほぼ同じになっている点
に特徴がある。づなわち半導体基板又はｐウェル層とゲ
ート酸化膜とのＷ面から約０．５μｍの深さまでの領域
、すなわちチャネル領域の不純物濃度がほぼ同じになっ
ている。
このように本実施例では各チャネル領域の不純物濃度が
ほぼ同じなので、半導体基板をｐ型、ウェル層をｎ型と
しても、各チャネルトランジスタの移動度はほぼ同じで
ある。したがって回路特性もほぼ同じであるため、同一
の回路パターンでウェルパターンを変えても同じ特性の
半導体装置が得られる。
ほぼ同じなので、半導体基板をｐ型、ウェル層をｎ型と
しても、各チャネルトランジスタの移動度はほぼ同じで
ある。したがって回路特性もほぼ同じであるため、同一
の回路パターンでウェルパターンを変えても同じ特性の
半導体装置が得られる。
次にこのような半導体装置の製造方法の具体例第３図を
用いて説明する。２μデバイスレベルとする。まず不純
物濃度４ Ｘ １０ ”ｃｍ−３のｎ型半導体基板１０
に、Ｑ＝３Ｘ １０１２ｃｍ’のイオン注入をおこない
、その後拡散して深さＸｊ＝７μｍのｐウェル層２０を
形成する（第３図（ａ））。
用いて説明する。２μデバイスレベルとする。まず不純
物濃度４ Ｘ １０ ”ｃｍ−３のｎ型半導体基板１０
に、Ｑ＝３Ｘ １０１２ｃｍ’のイオン注入をおこない
、その後拡散して深さＸｊ＝７μｍのｐウェル層２０を
形成する（第３図（ａ））。
３０は酸化膜である。その後ＣＯ−ｐｌａｎｅｒ法によ
リソース、ドレイン、ゲート領域を形成し、その後４５
０へのゲーｈ Ｆｔｌ化膜３１を形成する（第３図（ｂ
））。次に形成されるトランジスタの特ｆ’１を決定す
るために、まずｎチャンネル領域１３にＶａｃｃ＝１４
０にｅＶでリンイオンＰ をＱＣＨ１＝１．５×１０１
２ｃｍ−３だけイオン注入する。これによりｐヂ１！ン
ネルトランジスタのパンチスルー条件を満足させる不純
物濃度を決定する。次にトランジスタの所望のｖ■■と
ショートヂャネル効果を得るためＶａｃｃ＝４０にｅＶ
でボウ素イオンＢ＋をＱ ＝ １ 、 Ｏｘ １０
１２ｃｍ−３だけイオン注入する。
リソース、ドレイン、ゲート領域を形成し、その後４５
０へのゲーｈ Ｆｔｌ化膜３１を形成する（第３図（ｂ
））。次に形成されるトランジスタの特ｆ’１を決定す
るために、まずｎチャンネル領域１３にＶａｃｃ＝１４
０にｅＶでリンイオンＰ をＱＣＨ１＝１．５×１０１
２ｃｍ−３だけイオン注入する。これによりｐヂ１！ン
ネルトランジスタのパンチスルー条件を満足させる不純
物濃度を決定する。次にトランジスタの所望のｖ■■と
ショートヂャネル効果を得るためＶａｃｃ＝４０にｅＶ
でボウ素イオンＢ＋をＱ ＝ １ 、 Ｏｘ １０
１２ｃｍ−３だけイオン注入する。
ａ＋２
これにより約Ｏ，ＳＶの■１１１が１ｑられる。次に同
様にｎチャンネル領域２３にボウ素イオンＢ＋をＶａｃ
ｃ ＝ １００ＫｅＶで、ＱＣ１１１＝７ｘ １０
ｃｍだけと、Ｖａｃｃ ＝ ４０ＫｅＶでＱＣｉ１２
＝ １ 、３×１０１１ｃｍ−３だけと２段イオン注入
する。これにより約０．８Ｖのｖ１□が得られる（第３
図（Ｃ））。
様にｎチャンネル領域２３にボウ素イオンＢ＋をＶａｃ
ｃ ＝ １００ＫｅＶで、ＱＣ１１１＝７ｘ １０
ｃｍだけと、Ｖａｃｃ ＝ ４０ＫｅＶでＱＣｉ１２
＝ １ 、３×１０１１ｃｍ−３だけと２段イオン注入
する。これにより約０．８Ｖのｖ１□が得られる（第３
図（Ｃ））。
後は通常のトランジスタを製造（る■稈を経て第１図に
示すような半導体装置が得られる。
示すような半導体装置が得られる。
このようにして形成されたｐチＶンネル］−ランリスタ
およびｎチャンネルトランジスタは半導体基板およびウ
ェル層の不純物濃度に依存しない。
およびｎチャンネルトランジスタは半導体基板およびウ
ェル層の不純物濃度に依存しない。
例えばｎチャンネルトランジスタのゲート長２．５ｔｔ
ｍでホールの移動度は１５０ｃｍ２／５ｅｃ−Ｖでほぼ
一定であり、ｎチャンネルトランジスタのゲート長２．
０７１ｍで電子の移動度は３００ｃｍ２／ｓｅｃ −Ｖ
でほぼ一定テアル。ナオ、この移動度はドレイン電圧、
ゲート電圧がそれぞれ５Ｖの場合である。
ｍでホールの移動度は１５０ｃｍ２／５ｅｃ−Ｖでほぼ
一定であり、ｎチャンネルトランジスタのゲート長２．
０７１ｍで電子の移動度は３００ｃｍ２／ｓｅｃ −Ｖ
でほぼ一定テアル。ナオ、この移動度はドレイン電圧、
ゲート電圧がそれぞれ５Ｖの場合である。
以上の通り本発明によれば、ｎチャンネル領域、ｎチャ
ンネル領域の不純物濃度がほぼ同じであるため、半導体
基板とウェル層の導電型を逆にしても、トランジスタの
キャリア移動度は変化せず、０Ｍ０８回路の特性が変ら
ない。第４図に示すように従来の不純物ｍ！ｖによりキ
ャリア移動度は変化したが、本発明では不純物濃度が変
化してもキャリア移動度は変化しない。
ンネル領域の不純物濃度がほぼ同じであるため、半導体
基板とウェル層の導電型を逆にしても、トランジスタの
キャリア移動度は変化せず、０Ｍ０８回路の特性が変ら
ない。第４図に示すように従来の不純物ｍ！ｖによりキ
ャリア移動度は変化したが、本発明では不純物濃度が変
化してもキャリア移動度は変化しない。
−〇 −
第１図は本発明の一実施例による半導体装置の断面図、
第２図は同半導体装置の半導体基板とゲート酸化膜のＷ
面付近の不純物濃度を示すグラフ、第３図（ａ）、（ｂ
）、（Ｃ）は同半導体装置の製造方法を示す工程図、第
４図は同半導体装置における不純物濃度の１１？リア移
動度との関係を示すグラフ、第５図は従来の半導体装置
におｔノるキャリア移動度を示す図である。 １０・・・ｎ型半導体基板、１１．１２・・・ｐ４不純
物領域、１３・・・ｎチャネル領域、１４・・・ゲート
酸化膜、１５・・・ゲート電極、１６．１７・・・電極
、２０・・・ｐウェル層、２１．２２・・・ｎ＋不純物
領域、２３・・・ｎチャネル領域、２４・・・ゲート酸
化膜、２５゛・・・ゲート電極、２６．２７・・・電極
。 出願人代理人 猪 股 清 ワワＣ
第２図は同半導体装置の半導体基板とゲート酸化膜のＷ
面付近の不純物濃度を示すグラフ、第３図（ａ）、（ｂ
）、（Ｃ）は同半導体装置の製造方法を示す工程図、第
４図は同半導体装置における不純物濃度の１１？リア移
動度との関係を示すグラフ、第５図は従来の半導体装置
におｔノるキャリア移動度を示す図である。 １０・・・ｎ型半導体基板、１１．１２・・・ｐ４不純
物領域、１３・・・ｎチャネル領域、１４・・・ゲート
酸化膜、１５・・・ゲート電極、１６．１７・・・電極
、２０・・・ｐウェル層、２１．２２・・・ｎ＋不純物
領域、２３・・・ｎチャネル領域、２４・・・ゲート酸
化膜、２５゛・・・ゲート電極、２６．２７・・・電極
。 出願人代理人 猪 股 清 ワワＣ
Claims (1)
- 【特許請求の範囲】 第１導電型の半導体基板と、 この第１導電型の半導体基板上に形成された第２導電型
のウェル層と、 前記第１導電型の半導体基板上に形成された第２導電型
のＭＯＳトランジスタと、 前記第２導電型のウェル層上に形成された第１導電型の
ＭＯＳトランジスタとを備え、 前記第２導電型のＭＯＳトランジスタのチャネル領域の
不純物濃度と、前記第１導電型のＭＯＳトランジスタの
チャネル領域の不純物濃度がほぼ同じであることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59272310A JPS61150265A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59272310A JPS61150265A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61150265A true JPS61150265A (ja) | 1986-07-08 |
Family
ID=17512096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59272310A Pending JPS61150265A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61150265A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02264464A (ja) * | 1989-04-05 | 1990-10-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1984
- 1984-12-24 JP JP59272310A patent/JPS61150265A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02264464A (ja) * | 1989-04-05 | 1990-10-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04212465A (ja) | 高耐圧ｍｉｓトランジスタおよびこのトランジスタを有する相補型トランジスタの製造方法 | |
| KR19990044184A (ko) | Ｅｅｐｒｏｍ-반도체 구조물의 제조 방법 | |
| US5441906A (en) | Insulated gate field effect transistor having a partial channel and method for fabricating | |
| JP3470133B2 (ja) | 半導体装置の製造方法 | |
| JPS6050960A (ja) | 半導体装置 | |
| KR940008357B1 (ko) | 반도체장치의 제조방법 | |
| KR960009229A (ko) | 고내압용 모스 트랜지스터 및 그 제조방법 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| JP2845493B2 (ja) | 半導体装置 | |
| KR100316174B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| EP0091256B1 (en) | Cmos device | |
| JPS61150265A (ja) | 半導体装置 | |
| JP2002261273A (ja) | 半導体装置、基準電圧発生回路及び電源回路 | |
| JP3430102B2 (ja) | 半導体装置の製造方法 | |
| KR940005291B1 (ko) | 불순물 편석현상을 이용한 반도체장치의 제조방법 | |
| JPS62262462A (ja) | 半導体装置 | |
| JPH02138756A (ja) | 半導体装置およびその製造方法 | |
| US6387763B1 (en) | Field-effect transistor and corresponding manufacturing method | |
| US5850360A (en) | High-voltage N-channel MOS transistor and associated manufacturing process | |
| US7927939B2 (en) | Method of manufacturing a laterally diffused metal oxide semiconductor device | |
| KR100268446B1 (ko) | 트리플 웰 구조를 갖는 반도체 메모리 장치 | |
| JPS60143665A (ja) | 半導体メモリ | |
| KR890004453B1 (ko) | 집적회로장치의 제조방법 | |
| KR100206582B1 (ko) | 전력 트랜지스터 및 그 제조 방법 | |
| KR0137823B1 (ko) | 반도체 소자의 트윈 웰 형성방법 |