JPS61146566A - Ｉｃ塔載型サ−マルヘツド - Google Patents
Ｉｃ塔載型サ−マルヘツドInfo
- Publication number
- JPS61146566A JPS61146566A JP27010484A JP27010484A JPS61146566A JP S61146566 A JPS61146566 A JP S61146566A JP 27010484 A JP27010484 A JP 27010484A JP 27010484 A JP27010484 A JP 27010484A JP S61146566 A JPS61146566 A JP S61146566A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- chip
- thermal head
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/335—Structure of thermal heads
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
との発明はＩＯ塔載型サーマルヘッドにおいて発熱基板
上の導体パターン上に印刷、蒸着、スΔツタ、写真製版
等の方法を用いて非導電性膜および導電性膜を設ける手
法を用いないで工Ｃを導体パターン上に塔載することに
関するものである。
上の導体パターン上に印刷、蒸着、スΔツタ、写真製版
等の方法を用いて非導電性膜および導電性膜を設ける手
法を用いないで工Ｃを導体パターン上に塔載することに
関するものである。
第４図は例えば特開昭５６−１０１８７６号公報に示さ
れた従来のサーマルヘッドを示す断面図であり、…は絶
縁基板、（２）は基板保！！！、＋８１は（冨１の上に
形成された発熱抵抗体、 １４８５１は発熱抵抗体の両
側に設けられた第１層目の配線、（６）は発熱抵抗体を
保護する耐摩耗膜、（７）は第１層目の配線上〈設けら
れた層間絶縁層（ポリイミド樹脂）、（８）はスルホー
ル、（９）は層間絶縁層上に設けられた第２層目の配線
である。
れた従来のサーマルヘッドを示す断面図であり、…は絶
縁基板、（２）は基板保！！！、＋８１は（冨１の上に
形成された発熱抵抗体、 １４８５１は発熱抵抗体の両
側に設けられた第１層目の配線、（６）は発熱抵抗体を
保護する耐摩耗膜、（７）は第１層目の配線上〈設けら
れた層間絶縁層（ポリイミド樹脂）、（８）はスルホー
ル、（９）は層間絶縁層上に設けられた第２層目の配線
である。
従来のサーマルヘッドは上記のように構成され、たとえ
ばＩＣチップを塔載したサーマルヘッドの場合、耐摩耗
膜（６）は発熱抵抗体（３１および発熱抵抗体近くの発
熱抵抗体の両側に設けられた第１層目の配線（４） （
５１の保護、局間絶縁層（７）社第１層目の配線上に直
接ＸＣチップを塔載すると第１層目の配線とＸＣの裏面
がショートし、第１層目の配線およびＩＣチップが機能
を満たさないのでショート防止のためｓｌＫ”層目の配
線（９）は所定のｌＩ／Ｅ１層目の配線との接続および
ＩＣの裏面が通常グランドとなっているため、ＩＣチッ
プ裏面との電気的接続を行うよう罠なっている。
ばＩＣチップを塔載したサーマルヘッドの場合、耐摩耗
膜（６）は発熱抵抗体（３１および発熱抵抗体近くの発
熱抵抗体の両側に設けられた第１層目の配線（４） （
５１の保護、局間絶縁層（７）社第１層目の配線上に直
接ＸＣチップを塔載すると第１層目の配線とＸＣの裏面
がショートし、第１層目の配線およびＩＣチップが機能
を満たさないのでショート防止のためｓｌＫ”層目の配
線（９）は所定のｌＩ／Ｅ１層目の配線との接続および
ＩＣの裏面が通常グランドとなっているため、ＩＣチッ
プ裏面との電気的接続を行うよう罠なっている。
ここで局間絶縁層（７）は回転塗布、エツチング、熱硬
化にて形成され、第２層目の配線（９Ｍは蒸着、エツチ
ングにてよってパターニングされる。
化にて形成され、第２層目の配線（９Ｍは蒸着、エツチ
ングにてよってパターニングされる。
上記のような従来のＸＣチップを塔載したサーマルヘッ
ドでは、回転塗布、蒸着、エツチング、熱硬化等の方法
を用いて層間絶縁層（７）と第３層目の配線（９１が形
成されているので、パターニング用のイスクが必要とな
ると共に回転塗布、蒸着、エツチング、熱硬化等の時間
がかなりかかる工程を経る等、時間、コストがかなり高
くつく欠点があった。
ドでは、回転塗布、蒸着、エツチング、熱硬化等の方法
を用いて層間絶縁層（７）と第３層目の配線（９１が形
成されているので、パターニング用のイスクが必要とな
ると共に回転塗布、蒸着、エツチング、熱硬化等の時間
がかなりかかる工程を経る等、時間、コストがかなり高
くつく欠点があった。
この発明は、かかる問題点を解決するためになされたも
ので回転塗布、蒸着、エツチング等の時間のかかる工程
を経ずにＩＣを塔載したサーマルヘッドを得ることを目
的とする。
ので回転塗布、蒸着、エツチング等の時間のかかる工程
を経ずにＩＣを塔載したサーマルヘッドを得ることを目
的とする。
この発明に係るサーマルヘッドは、第１層目の配線とＩ
Ｃとの間に第１層目の配線側を非導電性材料で構成し九
チップキャリアを固着し、ＸＣチップをその上に塔載し
たものである。
Ｃとの間に第１層目の配線側を非導電性材料で構成し九
チップキャリアを固着し、ＸＣチップをその上に塔載し
たものである。
この発明においてはチップキャリアの非導電性材料が層
間絶縁層の働きをし、ＩＣＣチップ裏面等導電性膜第１
層目の配線のショートを防止する・ 〔発明の実施例〕 第１図はこの発明の一実施例を示す断面図であり、（１
）〜（６）は上記従来装置と全く同一のものである。（
圃はチップキャリア、（川はチップキャリア＋１０１
を第１層目の配線１６）上に固着するための接着材であ
り、工０チップ（２）はダイボンド材（至）によってチ
ップキャリア（ｌα上に固着され金属ワイヤ＋１４１に
て工ＣＱ３と第１層目の配線（６）とを電気 ′的に接
続する。
間絶縁層の働きをし、ＩＣＣチップ裏面等導電性膜第１
層目の配線のショートを防止する・ 〔発明の実施例〕 第１図はこの発明の一実施例を示す断面図であり、（１
）〜（６）は上記従来装置と全く同一のものである。（
圃はチップキャリア、（川はチップキャリア＋１０１
を第１層目の配線１６）上に固着するための接着材であ
り、工０チップ（２）はダイボンド材（至）によってチ
ップキャリア（ｌα上に固着され金属ワイヤ＋１４１に
て工ＣＱ３と第１層目の配線（６）とを電気 ′的に接
続する。
上記のように構成されたサーマルヘッドにおいて、絶縁
基板ＩＩＩ上に構成された第１層目の配線（６１より金
属ワイヤ０４を経てｘＣａ２へ入力された信号工Ｃａ２
Ｉ／ｃて処理された後金属ワイヤ０４を経て第１層目の
配線（６）へと伝達される。
基板ＩＩＩ上に構成された第１層目の配線（６１より金
属ワイヤ０４を経てｘＣａ２へ入力された信号工Ｃａ２
Ｉ／ｃて処理された後金属ワイヤ０４を経て第１層目の
配線（６）へと伝達される。
ここで＃Ｉ１層目の配線（６１側を非導電性材料で構成
されたチップキャリア＋１ωにて第１層目の配線（６）
と工Ｃ■の裏面とのショートを防ぐと共に、工ＣＯ３の
裏面とチップキャリア（圃とをダイボンド材（２）にて
固着することによりエＣ（ロ）を安定に駆動することが
できる。
されたチップキャリア＋１ωにて第１層目の配線（６）
と工Ｃ■の裏面とのショートを防ぐと共に、工ＣＯ３の
裏面とチップキャリア（圃とをダイボンド材（２）にて
固着することによりエＣ（ロ）を安定に駆動することが
できる。
なお、チップキャリア（１１を第１層目の配線（６）上
に塔載固着する接着材（１１） ｌ−ｊ非導電性である
。
に塔載固着する接着材（１１） ｌ−ｊ非導電性である
。
なお、上記実施例ではチップキャリア（１〔を第１層目
の配線（６）上に固着したものを示し念が、抵抗体パタ
ーン上、コンデンサパターン上等の電気要素上に塔載す
る場合も同様の動作を期待。
の配線（６）上に固着したものを示し念が、抵抗体パタ
ーン上、コンデンサパターン上等の電気要素上に塔載す
る場合も同様の動作を期待。
できる。
第２図は複数個のチップキャリア叫が１つに連結された
場合の他の実施態様を示すもので複数個のチップキャリ
アααの位置決めと固着１−一度に出来るので製造が簡
単になる。
場合の他の実施態様を示すもので複数個のチップキャリ
アααの位置決めと固着１−一度に出来るので製造が簡
単になる。
第２図は非導電性材料で構成されたチップキャリアαω
の工ａ（ロ）側に導電性材料を構成した場合の他の実施
態様を示すもので、ｘｃａ３の裏面電極を電気的にグラ
ンドにする必要のある場合導電性のダイボンド材（２）
を用いてｘａ四を固着することによりＩＣ（Ｌ５の裏面
電極をグランドにすることができる。
の工ａ（ロ）側に導電性材料を構成した場合の他の実施
態様を示すもので、ｘｃａ３の裏面電極を電気的にグラ
ンドにする必要のある場合導電性のダイボンド材（２）
を用いてｘａ四を固着することによりＩＣ（Ｌ５の裏面
電極をグランドにすることができる。
また、上記実施例ではチップキャリア（１１を非導電性
材料で構成しているがこれは第１層目の配線（６１と工
Ｃａ２のショートを防ぐことの理由にもとづくものであ
るが、チップキャリア叫本体を導電性材料で構成し＃Ｉ
１層目の配線（６）側に非導電性材料を形成したもので
も所期の目的を達成し得ることはいうまでもない。
材料で構成しているがこれは第１層目の配線（６１と工
Ｃａ２のショートを防ぐことの理由にもとづくものであ
るが、チップキャリア叫本体を導電性材料で構成し＃Ｉ
１層目の配線（６）側に非導電性材料を形成したもので
も所期の目的を達成し得ることはいうまでもない。
この発明は以上説明したと−リ、第１層目の配線とＩＣ
チップの間に電気を絶縁するチップキャリアを設けたの
で、第１層目の配線上に時間、コストのかかる方法を用
いた工程を経ずに容易ＫかつどこへでもＩＣチップを塔
載できると共にＸＣを安定に駆動できる効果がある。
チップの間に電気を絶縁するチップキャリアを設けたの
で、第１層目の配線上に時間、コストのかかる方法を用
いた工程を経ずに容易ＫかつどこへでもＩＣチップを塔
載できると共にＸＣを安定に駆動できる効果がある。
第１図はこの発明の一実施例を示す断面図、第２図はこ
の発明の他の実施例を示すチップキャリアを連結した断
面図、第３図はこの発明のさらに他の実施例を示すＩＣ
側に導電性膜を構成した断面図、第４図は従来のサーマ
ルヘッドを示す断面図である。 図において（１）は絶縁基板、（ｉ：は基板保護膜、（
３１は発熱抵抗体、１４＋＋５１は第１層目の配線、＋
６１は耐摩耗膜、（７）は層間絶縁層（ポリイミド入（
８）はスルーホール、（９）は第１層目の配線、叫はチ
ップキャリア％ （１１）は接着材、ａ２ｎｘａチップ
、（至）はダイボンド材、Ｉは金属ワイヤである。 なお、各図中同一符号は同一または相当部分を示す。
の発明の他の実施例を示すチップキャリアを連結した断
面図、第３図はこの発明のさらに他の実施例を示すＩＣ
側に導電性膜を構成した断面図、第４図は従来のサーマ
ルヘッドを示す断面図である。 図において（１）は絶縁基板、（ｉ：は基板保護膜、（
３１は発熱抵抗体、１４＋＋５１は第１層目の配線、＋
６１は耐摩耗膜、（７）は層間絶縁層（ポリイミド入（
８）はスルーホール、（９）は第１層目の配線、叫はチ
ップキャリア％ （１１）は接着材、ａ２ｎｘａチップ
、（至）はダイボンド材、Ｉは金属ワイヤである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (4)
- （１）パターン上に非導電性材料を介してＩＣチップを
塔載したことを特徴とするＩＣ塔載型サーマルヘッド。 - （２）複数のＩＣチップを連結した非導電性材料に塔載
したことを特徴とする特許請求の範囲第１項記載のＩＣ
塔載型サーマルヘッド。 - （３）非導電性材料のＩＣチップを塔載する側に導電性
材料を構成したことを特徴とする、特許請求の範囲第１
項または第２項記載のＩＣ塔載型サーマルヘッド。 - （４）非導電性材料が加熱により導体パターンに接着で
きることを特徴とする特許請求の範囲第１項、第２項ま
たは第３項記載のＩＣ塔載型サーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27010484A JPS61146566A (ja) | 1984-12-19 | 1984-12-19 | Ｉｃ塔載型サ−マルヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27010484A JPS61146566A (ja) | 1984-12-19 | 1984-12-19 | Ｉｃ塔載型サ−マルヘツド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61146566A true JPS61146566A (ja) | 1986-07-04 |
Family
ID=17481587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27010484A Pending JPS61146566A (ja) | 1984-12-19 | 1984-12-19 | Ｉｃ塔載型サ−マルヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61146566A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0433865A2 (en) * | 1989-12-20 | 1991-06-26 | Hitachi, Ltd. | Thermal printing head and method of manufacturing the same |
-
1984
- 1984-12-19 JP JP27010484A patent/JPS61146566A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0433865A2 (en) * | 1989-12-20 | 1991-06-26 | Hitachi, Ltd. | Thermal printing head and method of manufacturing the same |
| US5229789A (en) * | 1989-12-20 | 1993-07-20 | Hitachi, Ltd. | Apparatus for thermal printing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404045A (en) | Semiconductor device with an electrode pad having increased mechanical strength | |
| US3977840A (en) | Solderable thin film microcircuit with stabilized resistive films | |
| KR20010106096A (ko) | 액정 표시 장치에 반도체 장치를 실장하기 위한 구조 및그 반도체 장치 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JP2735912B2 (ja) | インバータ装置 | |
| JPS61146566A (ja) | Ｉｃ塔載型サ−マルヘツド | |
| JPS6220707B2 (ja) | ||
| EP0448713A4 (en) | SEMICONDUCTOR ARRANGEMENT. | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JPS6359535B2 (ja) | ||
| JP2636602B2 (ja) | 半導体装置 | |
| JPH04273464A (ja) | 半導体チップのマウント方法 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JPH05243418A (ja) | プラスチックｐｇａ型半導体装置 | |
| JP3203157B2 (ja) | 混成集積回路装置 | |
| JPH104167A (ja) | 半導体装置 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| US6411518B1 (en) | High-density mounted device employing an adhesive sheet | |
| JPH056921A (ja) | 半導体装置 | |
| JPH05190593A (ja) | テープキャリア型半導体装置 | |
| JP3041994B2 (ja) | 半導体装置の製造方法 | |
| WO1995010852A1 (en) | Bonding of leads directly over chip active areas | |
| JP3609540B2 (ja) | 半導体装置 | |
| JPS58205780A (ja) | 感熱印字ヘツド | |
| JP2880817B2 (ja) | 半導体集積回路装置 |