JPS61144039A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61144039A JPS61144039A JP59266044A JP26604484A JPS61144039A JP S61144039 A JPS61144039 A JP S61144039A JP 59266044 A JP59266044 A JP 59266044A JP 26604484 A JP26604484 A JP 26604484A JP S61144039 A JPS61144039 A JP S61144039A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- substrate
- elements
- wax
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産ｌ上皇肌且公立
本発明は、半導体装置の製造方法に関し、詳しくは半導
体素子の形成されたウェーハをワックスにて基板に貼り
付は完全カットした後、基板から各素子を剥離する方法
に関するものである。
体素子の形成されたウェーハをワックスにて基板に貼り
付は完全カットした後、基板から各素子を剥離する方法
に関するものである。
従米亘蕉止
拡散、エツチング等の工程を経て半導体素子の形成され
た半導体ウエーノ１（以下単にウェーハと称す）゛は、
次工程でウエーノ＼状態のまま各素子の特性チェックが
行われ、第５図に示すように、特性不良の素子には不良
マーク（Ｍ）が施される。このような不良素子は、通常
、ウェーハ（１）の外周部に多く、良品の素子はウェー
ハ（１）の中央部に多く形成される。
た半導体ウエーノ１（以下単にウェーハと称す）゛は、
次工程でウエーノ＼状態のまま各素子の特性チェックが
行われ、第５図に示すように、特性不良の素子には不良
マーク（Ｍ）が施される。このような不良素子は、通常
、ウェーハ（１）の外周部に多く、良品の素子はウェー
ハ（１）の中央部に多く形成される。
次に、特性チェックの行われたウェー／％（１）は、第
６図に示すように、ワックス（２）にてガラス彼等の基
板（３）に貼り付けられた後、第１’ＶＩＪニ示すよ・
）に、ダイシングにより素子（４）（４）・・・毎に完
全カットされる。そして、ダイシング後のウェーハ（１
）を基板（３）に貼り付けたまま、第８図に示すように
、ワックス（２）の溶剤（５）、例えばアビニシンワッ
クスに対してはトリクレンの貯溜槽（６）中に略直立・
保持すれば、ワックス（２）が熔けて、個々の素子（４
）が基板（３）から剥離すると共に溶剤（５）によって
洗浄される。
６図に示すように、ワックス（２）にてガラス彼等の基
板（３）に貼り付けられた後、第１’ＶＩＪニ示すよ・
）に、ダイシングにより素子（４）（４）・・・毎に完
全カットされる。そして、ダイシング後のウェーハ（１
）を基板（３）に貼り付けたまま、第８図に示すように
、ワックス（２）の溶剤（５）、例えばアビニシンワッ
クスに対してはトリクレンの貯溜槽（６）中に略直立・
保持すれば、ワックス（２）が熔けて、個々の素子（４
）が基板（３）から剥離すると共に溶剤（５）によって
洗浄される。
このようにしてウェーハ（１）からカットされた各半導
体素子（４）は、次の外観選別によって外観不良及び不
良マーク（Ｍ）の付いた特性不良のものと良品のものと
に選別される。
体素子（４）は、次の外観選別によって外観不良及び不
良マーク（Ｍ）の付いた特性不良のものと良品のものと
に選別される。
′り° よ゛と る 占
ところで、基板（３）に貼り付けたウェーハ（１）をダ
イシング後にワックス（２）の溶剤（５）中に浸漬し、
各半導体素子（４）−が基板（３）から剥離したとき、
溶剤（５）中には不良素子が良品の素子に混ざり合ワて
いる。そのため、外観選別の際、不良素子を良品の素子
から選別・除去することが必要になるが、半導体素子が
微小なためその作業が著り、 ＜困難である。
イシング後にワックス（２）の溶剤（５）中に浸漬し、
各半導体素子（４）−が基板（３）から剥離したとき、
溶剤（５）中には不良素子が良品の素子に混ざり合ワて
いる。そのため、外観選別の際、不良素子を良品の素子
から選別・除去することが必要になるが、半導体素子が
微小なためその作業が著り、 ＜困難である。
゛ るための
本発明は、多数の半導体素子の形成されたウェーハの中
央部と外周部とをそれぞれ異なる種類の接着剤にて基板
に貼り付け、ダイシングにより素子毎に完全カットした
後、前記一方の接着剤は熔解するが他方の接着剤は熔解
しない溶剤中にウェーハを浸し、ウェーハの中央部の素
子と外周部の素子とを分離して基板から剥離するように
したものである。
央部と外周部とをそれぞれ異なる種類の接着剤にて基板
に貼り付け、ダイシングにより素子毎に完全カットした
後、前記一方の接着剤は熔解するが他方の接着剤は熔解
しない溶剤中にウェーハを浸し、ウェーハの中央部の素
子と外周部の素子とを分離して基板から剥離するように
したものである。
立里
ウェーハの中央部と外周部とをそれぞれ異なる種類のワ
ックス等の接着剤にて基板に貼り付け、ダイシング後、
ウェーハ中央部と外周部の接着剤を溶かす溶剤中にウェ
ーハを順次浸すと、その溶剤に対応する接着剤によって
貼り付けられている部分に形成されている半導体素子の
みが先に基板から剥離する。その後、ウェーハの残りの
部分の接着剤を溶かす溶剤中にウェーハを浸すと、その
部分に形成されている半導体素子が基板から剥離する。
ックス等の接着剤にて基板に貼り付け、ダイシング後、
ウェーハ中央部と外周部の接着剤を溶かす溶剤中にウェ
ーハを順次浸すと、その溶剤に対応する接着剤によって
貼り付けられている部分に形成されている半導体素子の
みが先に基板から剥離する。その後、ウェーハの残りの
部分の接着剤を溶かす溶剤中にウェーハを浸すと、その
部分に形成されている半導体素子が基板から剥離する。
爽膨何
本発明に係る半導体装置の製造方法をその通用順に従っ
て第１図乃至第４図を参照しながら以下説明する。まず
、多数の半導体素子の形成されているウェーハ（１）を
基板（３）に貼り付けるにあたり、第１図に示すように
異質の２種類の接着剤、例えばワックスＡ （７） 、
及びワックスＢ（８）を基板（３）に塗布する。この時
、ワックスＡ（７）は良品素子の多いウェーハ（１）の
中央部を基板（３）に貼り付け、ワックスＢ（８）は不
良素子、の多いウェーハ（１）の外周部を基板（３）に
貼り付けるものであり、各ワックスＡＳＢ （７）（８
）はそれぞれ基板（３）の対応する部分に塗布される。
て第１図乃至第４図を参照しながら以下説明する。まず
、多数の半導体素子の形成されているウェーハ（１）を
基板（３）に貼り付けるにあたり、第１図に示すように
異質の２種類の接着剤、例えばワックスＡ （７） 、
及びワックスＢ（８）を基板（３）に塗布する。この時
、ワックスＡ（７）は良品素子の多いウェーハ（１）の
中央部を基板（３）に貼り付け、ワックスＢ（８）は不
良素子、の多いウェーハ（１）の外周部を基板（３）に
貼り付けるものであり、各ワックスＡＳＢ （７）（８
）はそれぞれ基板（３）の対応する部分に塗布される。
そし°ζ、第２図に示すように各ワックスＡ１Ｂ （７
）（８）にてウェーハ（１）の中央部と外周部とをそれ
ぞれ基板（３）に貼り付けた後、第３図に示すようにウ
ェーハ（１）をダイシングによって各半導体素子（４）
（４）−・毎に完全カットする６次に、完全カットされ
たつ工−ハ（１）を基板（３）に貼り付けたまま、ワッ
クスＢ（８）の溶剤Ｂの貯溜槽（図示せず）に浸し、第
４図に示すように、まず、不良素子の多いウェーハ（１
）の外周部を基板（３）から剥離して除去する。この時
、良品素子の多いウェーハ（１）の中央部はまだ基板（
３）に貼′）付けられている。
）（８）にてウェーハ（１）の中央部と外周部とをそれ
ぞれ基板（３）に貼り付けた後、第３図に示すようにウ
ェーハ（１）をダイシングによって各半導体素子（４）
（４）−・毎に完全カットする６次に、完全カットされ
たつ工−ハ（１）を基板（３）に貼り付けたまま、ワッ
クスＢ（８）の溶剤Ｂの貯溜槽（図示せず）に浸し、第
４図に示すように、まず、不良素子の多いウェーハ（１
）の外周部を基板（３）から剥離して除去する。この時
、良品素子の多いウェーハ（１）の中央部はまだ基板（
３）に貼′）付けられている。
その後、基板（３）にウェーハ（１）の中央部を貼り付
けたまま、基板（３）を溶剤Ｂの貯溜槽から取り出し、
ワックスＡ（７）の貯溜槽に浸すと、ウェーハ（１）の
良品がほとんどである中央部の半導体素子が基板（３）
から剥離し、この中から次の外Ｂ選別で更に不良素子を
除去する。
けたまま、基板（３）を溶剤Ｂの貯溜槽から取り出し、
ワックスＡ（７）の貯溜槽に浸すと、ウェーハ（１）の
良品がほとんどである中央部の半導体素子が基板（３）
から剥離し、この中から次の外Ｂ選別で更に不良素子を
除去する。
従って、本発明を適用すると、半導体素子（４）をウェ
ーハ（１）から分離する際、同時に不良素子と良品素子
とが選別されており、次の外観選別が容易となる。
ーハ（１）から分離する際、同時に不良素子と良品素子
とが選別されており、次の外観選別が容易となる。
ここで、例えばワックスＡ（７）としてフォト・マック
ス、ワックスＢ（８）としてアビニシンワックスを用い
ると、前者は常温のトリクレンで溶け、後者は約８０°
〜９０°Ｃの高温のトリクレンで熔けるため、同一の溶
剤を温度を変えて用いればよい。
ス、ワックスＢ（８）としてアビニシンワックスを用い
ると、前者は常温のトリクレンで溶け、後者は約８０°
〜９０°Ｃの高温のトリクレンで熔けるため、同一の溶
剤を温度を変えて用いればよい。
又、ダイシング後のウェーハ（１）を基板（３）に貼り
付けたまま、まず、ワックスＡ（７）の貯溜槽に浸し、
ウェーハ（１）の中央部を先・に基板（３）から剥離し
てもよい。
付けたまま、まず、ワックスＡ（７）の貯溜槽に浸し、
ウェーハ（１）の中央部を先・に基板（３）から剥離し
てもよい。
ゑユ坐洟果
本発明によれば、接着剤にて基板に貼り付けられたウェ
ーハを完全カットした後、接着剤の溶剤中にウェーハと
共に基板を浸し、半導体素子を基板から剥離するにあた
り、良品素子の多いウェーハの中央部と不良素子の多い
外周部とをそれぞれ異なる種類の接着剤にて基板に貼り
付け、ウェーハの中央部と外周部とを分離して基板から
剥離させるようにしたから、半導体素子を基板から剥離
する際、同時に良品素子と不良素子とが選別され、次の
外観送別が容易になって作業性が向上する。
ーハを完全カットした後、接着剤の溶剤中にウェーハと
共に基板を浸し、半導体素子を基板から剥離するにあた
り、良品素子の多いウェーハの中央部と不良素子の多い
外周部とをそれぞれ異なる種類の接着剤にて基板に貼り
付け、ウェーハの中央部と外周部とを分離して基板から
剥離させるようにしたから、半導体素子を基板から剥離
する際、同時に良品素子と不良素子とが選別され、次の
外観送別が容易になって作業性が向上する。
第１図ないし第４図は本発明に係る半導体装置の製造方
法について説明するための異なる段階の側面図を示し、
第１図は基板に異なる２種類のワックスを塗布してウェ
ーハを貼り付ける前の側面図、第２図は第１図の基板に
貼り付けられたウェーへの側面図、第３図はダイシング
により完全カットされた後のウェーハの側面図、第４図
は外周部の半導体素子が先に除去されたウェーハの側面
図、第５図は特性チェックにより不良マークの付された
ウェーハの平面図、第６図はワックスにて基板に貼り付
けられたウェーハの側面図、第７図はダイシングにより
完全カットされたウェーハの側面図、第８図は第７図の
ウェーハをワックスの溶剤中に浸し基板から半一導体素
子を剥離させたときの断面図である。 （１）・−ウェーハ、（３）一基板、（４）−半導体素
子、（７）（８）・−接着剤（ワックス）。 特 許 出 願 人 関西日本電気株式会社 ：代
理 人 江 原 省 吾 １
；廖１＃Ｉ ＩＩａ茜 １８ｖｊ
法について説明するための異なる段階の側面図を示し、
第１図は基板に異なる２種類のワックスを塗布してウェ
ーハを貼り付ける前の側面図、第２図は第１図の基板に
貼り付けられたウェーへの側面図、第３図はダイシング
により完全カットされた後のウェーハの側面図、第４図
は外周部の半導体素子が先に除去されたウェーハの側面
図、第５図は特性チェックにより不良マークの付された
ウェーハの平面図、第６図はワックスにて基板に貼り付
けられたウェーハの側面図、第７図はダイシングにより
完全カットされたウェーハの側面図、第８図は第７図の
ウェーハをワックスの溶剤中に浸し基板から半一導体素
子を剥離させたときの断面図である。 （１）・−ウェーハ、（３）一基板、（４）−半導体素
子、（７）（８）・−接着剤（ワックス）。 特 許 出 願 人 関西日本電気株式会社 ：代
理 人 江 原 省 吾 １
；廖１＃Ｉ ＩＩａ茜 １８ｖｊ
Claims (1)
- （１）多数の半導体素子の形成されたウェーハの中央部
と外周部とをそれぞれ異なる種類の接着剤にて基板に貼
り付け、ダイシングにより素子毎に完全カットした後、
前記一方の接着剤は溶解するが他方の接着剤は溶解しな
い溶剤中にウェーハを浸して、ウェーハの中央部の素子
と外周部の素子とを分離して基板から剥離するようにし
たことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266044A JPS61144039A (ja) | 1984-12-17 | 1984-12-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266044A JPS61144039A (ja) | 1984-12-17 | 1984-12-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61144039A true JPS61144039A (ja) | 1986-07-01 |
Family
ID=17425612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59266044A Pending JPS61144039A (ja) | 1984-12-17 | 1984-12-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144039A (ja) |
-
1984
- 1984-12-17 JP JP59266044A patent/JPS61144039A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5863813A (en) | Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips | |
| JPH025447A (ja) | 半導体デバイスの製造方法並びにその製造方法に使用する可撓性ウエファ構造 | |
| EP0182218A2 (en) | Method for dicing semiconductor wafer | |
| US5762744A (en) | Method of producing a semiconductor device using an expand tape | |
| JPH06151701A (ja) | 半導体装置の製造方法 | |
| JPS6010756A (ja) | ビ−ムリ−ド型半導体装置の製造方法 | |
| JPS61144039A (ja) | 半導体装置の製造方法 | |
| JP2895328B2 (ja) | 半導体装置の製法 | |
| JPS6048104B2 (ja) | 半導体ウエハの分割方法 | |
| JPH07147262A (ja) | 半導体デバイスの製造方法 | |
| JPH10270387A (ja) | 半導体装置の製造方法 | |
| JP2738070B2 (ja) | ダイボンディング方法 | |
| JPS61187247A (ja) | 半導体装置の製造方法 | |
| JP3339231B2 (ja) | 半導体装置の製造方法 | |
| JP2001085359A (ja) | 半導体装置の製造方法 | |
| JPH05259167A (ja) | 半導体装置 | |
| JPH0447960Y2 (ja) | ||
| JPS6250057B2 (ja) | ||
| JPH03187242A (ja) | 半導体装置の製造方法 | |
| JPH02208954A (ja) | 半導体装置の製造方法 | |
| JPH04159712A (ja) | 半導体装置の製造方法 | |
| JPS59139645A (ja) | ウエ−ハ支持装置 | |
| JPS613428A (ja) | 半導体基板の切断方法 | |
| JP2932847B2 (ja) | ビームリード型半導体デバイスの製造方法 | |
| JPS5840840A (ja) | 半導体装置およびその製造方法 |