JPS61142870A - クランプ装置 - Google Patents
クランプ装置Info
- Publication number
- JPS61142870A JPS61142870A JP59265656A JP26565684A JPS61142870A JP S61142870 A JPS61142870 A JP S61142870A JP 59265656 A JP59265656 A JP 59265656A JP 26565684 A JP26565684 A JP 26565684A JP S61142870 A JPS61142870 A JP S61142870A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- circuit
- pulse code
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、量子化されたビデオ信号のペデスタルレベル
を一定に保つためのクランプ装置に関する。ペデスタル
レベルとは、テレビジョン撮像管からの出力画像信号に
帰線消去信号を付は加える直流電圧レベルをいう。この
レベルの一方に同期信号パルスが乗り、他方に映像信号
がある。
を一定に保つためのクランプ装置に関する。ペデスタル
レベルとは、テレビジョン撮像管からの出力画像信号に
帰線消去信号を付は加える直流電圧レベルをいう。この
レベルの一方に同期信号パルスが乗り、他方に映像信号
がある。
本発明は、量子化されたビデオ信号のペデスタルレベル
を一定に保つためのクランプ装置において、 量子化後のパルス符号変調ビデオ信号と、設定されたペ
デスタルレベルとを直接比較して得られる誤差信号をフ
ィードバックする手段と、その誤差信号を量子化後のパ
ルス符号変調ビデオ信号にフィードフォワードする手段
とを備えることにより、 アナログ・ディジタル変換回路にあるドリフトおよび製
造上のバラツキを補償することができ、しかも入力ビデ
オ信号の急激な過渡変化に対しても瞬時応答動作を行う
ことができるようにしたものである。
を一定に保つためのクランプ装置において、 量子化後のパルス符号変調ビデオ信号と、設定されたペ
デスタルレベルとを直接比較して得られる誤差信号をフ
ィードバックする手段と、その誤差信号を量子化後のパ
ルス符号変調ビデオ信号にフィードフォワードする手段
とを備えることにより、 アナログ・ディジタル変換回路にあるドリフトおよび製
造上のバラツキを補償することができ、しかも入力ビデ
オ信号の急激な過渡変化に対しても瞬時応答動作を行う
ことができるようにしたものである。
電圧波形の正または負の最大値をある一定の基準レベル
に固定する回路をクランプ回路といい、入力信号と無関
係に外部から適当なタイミングでクランプパルスを印加
し、出力波形を強制的に所望のレベルにクランプするク
ランプ装置が、映像信号の直流分再生などのためにテレ
ビジョン受像機などの同期信号処理回路に用いられてい
る。
に固定する回路をクランプ回路といい、入力信号と無関
係に外部から適当なタイミングでクランプパルスを印加
し、出力波形を強制的に所望のレベルにクランプするク
ランプ装置が、映像信号の直流分再生などのためにテレ
ビジョン受像機などの同期信号処理回路に用いられてい
る。
第2図は、従来のクランプ装置の一例を示すブロック構
成図である。入力端子1より入力した入力ビデオ信号1
01を、バッファアンプ2を介して低インピーダンスの
ビデオ信号102とし、このビデオ信号102をキード
クランプ回路20により、ペデスタルレベルが一定の電
位に固定されたビデオ信号112とし、さらにアナログ
・ディジタル変換回路5によりパルス符号変調(以下、
rPcMJという。)ビデオ信号103を得て、出力端
子12から出力する構成である。 ゛ バッファアンプ2を介して得られた低インピーダンスの
ビデオ信号102は、キードクランプ回路20と同期分
離回路4とに入力される。同期分離回路4において同期
信号105を得て、この信号によリパルス発生回路9が
ペデスタルレベルの位相に対応したバンクポーチクラン
プパルス111を発生させる。このバンクポーチクラン
プパルス111により、キードクランプ回路20は前述
したように、ビデオ信号102のペデスタルレベルが一
定の電位に固定されたビデオ信号、すなわちクランプさ
れたビデオ信号112を得る。このビデオ信号112を
アナログ・ディジタル変換回路5で量子化すると、PC
Mビデオ信号103が得られるが、このPCMビデオ信
号103は、クランプされたビデオ信号112を量子化
しているためにペデスタルレベルは一定である。
成図である。入力端子1より入力した入力ビデオ信号1
01を、バッファアンプ2を介して低インピーダンスの
ビデオ信号102とし、このビデオ信号102をキード
クランプ回路20により、ペデスタルレベルが一定の電
位に固定されたビデオ信号112とし、さらにアナログ
・ディジタル変換回路5によりパルス符号変調(以下、
rPcMJという。)ビデオ信号103を得て、出力端
子12から出力する構成である。 ゛ バッファアンプ2を介して得られた低インピーダンスの
ビデオ信号102は、キードクランプ回路20と同期分
離回路4とに入力される。同期分離回路4において同期
信号105を得て、この信号によリパルス発生回路9が
ペデスタルレベルの位相に対応したバンクポーチクラン
プパルス111を発生させる。このバンクポーチクラン
プパルス111により、キードクランプ回路20は前述
したように、ビデオ信号102のペデスタルレベルが一
定の電位に固定されたビデオ信号、すなわちクランプさ
れたビデオ信号112を得る。このビデオ信号112を
アナログ・ディジタル変換回路5で量子化すると、PC
Mビデオ信号103が得られるが、このPCMビデオ信
号103は、クランプされたビデオ信号112を量子化
しているためにペデスタルレベルは一定である。
このようなりランプ装置に使用されるアナログ・ディジ
タル変換回路5は、量子化ステップの相対的な変化をほ
ぼ無視できる性能のものが製造可能である。ところが、
量子化範囲全体ではドリフトを有し、しかも製造上のバ
ラツキにより量子化後のペデスタルレベルに対応する位
相の変化は避けられなかった。すなわち、従来のクラン
プ装置では、アナログ・ディジタル変換回路5のドリフ
トや製造上のバラツキに対する補償が全くなされていな
かった。
タル変換回路5は、量子化ステップの相対的な変化をほ
ぼ無視できる性能のものが製造可能である。ところが、
量子化範囲全体ではドリフトを有し、しかも製造上のバ
ラツキにより量子化後のペデスタルレベルに対応する位
相の変化は避けられなかった。すなわち、従来のクラン
プ装置では、アナログ・ディジタル変換回路5のドリフ
トや製造上のバラツキに対する補償が全くなされていな
かった。
また、従来のクランプ装置では、ビデオ信号入力がステ
ップ変化を起こしたときにもクランプが完全に行われる
ようにキードクランプ回路の応答を速くすると、色同期
信号(カラーバースト)がクランプされることにより潰
されてしまい、入力ビデオ信号の波形が崩れてしまう欠
点があった。
ップ変化を起こしたときにもクランプが完全に行われる
ようにキードクランプ回路の応答を速くすると、色同期
信号(カラーバースト)がクランプされることにより潰
されてしまい、入力ビデオ信号の波形が崩れてしまう欠
点があった。
本発明は、このような従来の欠点を解決するもので、P
CMビデオ信号のペデスタルレベルに対応する数値が、
確実に設定された値になり、かつ応答が速いクランプ装
置を提供することを目的とする。
CMビデオ信号のペデスタルレベルに対応する数値が、
確実に設定された値になり、かつ応答が速いクランプ装
置を提供することを目的とする。
本発明は、アナログ・ディジタル変換回路の特性の補償
ができる構成とすることを特徴とする。
ができる構成とすることを特徴とする。
すなわち、入力ビデオ信号入力端子(1)と、この入力
ビデオ信号から同期信号を分離し、ペデスタルレベルの
位相に対応したパルスを発生する手段(4,9)と、上
記入力ビデオ信号および上記パルスを入力とし、ペデス
タルレベルが一定の電位に固定された出力パルス符号変
調ビデオ信号を得る手段と、この出力パルス符号変調ビ
デオ信号を取り出す出力端子(12)とを備えたクラン
プ装置において、上記出力パルス符号変調ビデオ信号を
得る手段は、上記入力ビデオ信号をパルス符号変調ビデ
オ信号に変換する手段(5)と、このパルス符号変調ビ
デオ信号から輝度成分を取り出して、バンクポーチ部分
を上記パルスによりラッチしてパルス符号変調ベデスク
ルレベルを得る手段(7,8)と、このパルス符号変調
ベデスクルレベルからあらかじめ設定したペデスタル電
位を差し引いてパルス符号変調誤差信号を得る手段(1
0)と、このパルス符号変調誤差信号をアナログ信号に
変換して上記パルス符号変調ビデオ信号を得る手段にフ
ィードバックする手段(3,11)と、上記パルス符号
変調ビデオ信号から上記パルス符号変調誤差信号を差し
引く手段(6)とを含むことを特徴とする。
ビデオ信号から同期信号を分離し、ペデスタルレベルの
位相に対応したパルスを発生する手段(4,9)と、上
記入力ビデオ信号および上記パルスを入力とし、ペデス
タルレベルが一定の電位に固定された出力パルス符号変
調ビデオ信号を得る手段と、この出力パルス符号変調ビ
デオ信号を取り出す出力端子(12)とを備えたクラン
プ装置において、上記出力パルス符号変調ビデオ信号を
得る手段は、上記入力ビデオ信号をパルス符号変調ビデ
オ信号に変換する手段(5)と、このパルス符号変調ビ
デオ信号から輝度成分を取り出して、バンクポーチ部分
を上記パルスによりラッチしてパルス符号変調ベデスク
ルレベルを得る手段(7,8)と、このパルス符号変調
ベデスクルレベルからあらかじめ設定したペデスタル電
位を差し引いてパルス符号変調誤差信号を得る手段(1
0)と、このパルス符号変調誤差信号をアナログ信号に
変換して上記パルス符号変調ビデオ信号を得る手段にフ
ィードバックする手段(3,11)と、上記パルス符号
変調ビデオ信号から上記パルス符号変調誤差信号を差し
引く手段(6)とを含むことを特徴とする。
本発明は、PCMビデオ信号から分離した輝度信号をバ
ックポーチラッチパルスでラッチして得うしたPCMペ
デスタルレベルと、あらかじめ設定されたペデスタル電
位とを比較して得られるパルス符号変調誤差信号が、パ
ルス符号変調ビデオ信号を得る手段にフィードバックさ
れることにより、パルス符号変調ビデオ信号のペデスタ
ル電位の値をあらかじめ設定した数値に一致させること
ができるので、アナログ・ディジタル変換回路にドリフ
トがあっても、これを補償することができる。
ックポーチラッチパルスでラッチして得うしたPCMペ
デスタルレベルと、あらかじめ設定されたペデスタル電
位とを比較して得られるパルス符号変調誤差信号が、パ
ルス符号変調ビデオ信号を得る手段にフィードバックさ
れることにより、パルス符号変調ビデオ信号のペデスタ
ル電位の値をあらかじめ設定した数値に一致させること
ができるので、アナログ・ディジタル変換回路にドリフ
トがあっても、これを補償することができる。
また、パルス符号変調ビデオ信号からパルス符号変調誤
差信号を差し引くことにより、ビデオ信号の急激な過渡
変化に対しても、ペデスタルレベルが変化しないので瞬
時動作が可能になる。
差信号を差し引くことにより、ビデオ信号の急激な過渡
変化に対しても、ペデスタルレベルが変化しないので瞬
時動作が可能になる。
以下、本発明の実施例方式を図面に基づいて説明する。
第1図は、本発明のクランプ装置の一実施例を示すブロ
ック構成図である。第1図において、入力端子1より入
力した入力ビデオ信号101を、パフファアンプ2を介
して低インピーダンスのビデオ信号102とし、このビ
デオ信号102を差動アンプ3の一方の入力および同期
分離回路4の入力に接続する。差動アンプ3の出力はア
ナログ・ディジタル変換回路5に入力して、ペデスタル
レベルが固定されたPCMビデオ信号103が得られる
。
ック構成図である。第1図において、入力端子1より入
力した入力ビデオ信号101を、パフファアンプ2を介
して低インピーダンスのビデオ信号102とし、このビ
デオ信号102を差動アンプ3の一方の入力および同期
分離回路4の入力に接続する。差動アンプ3の出力はア
ナログ・ディジタル変換回路5に入力して、ペデスタル
レベルが固定されたPCMビデオ信号103が得られる
。
PCMビデオ信号103は、減算回路■6の一方の入力
および輝度分離回路7の入力に接続される。
および輝度分離回路7の入力に接続される。
輝度分離回路7は、PCMビデオ信号103から輝度信
号104を抜き取って、ランチ回路8に出力する。
号104を抜き取って、ランチ回路8に出力する。
同期分離回路4は、ビデオ信号102から同期信号10
5を分離してパルス発生回路9に出力する。
5を分離してパルス発生回路9に出力する。
この同期信号105によりパルス発生回路9は、入力ビ
デオ信号101のバックポーチに相当する位相のバンク
ポーチラッチパルス106をラッチ回路8に出力する。
デオ信号101のバックポーチに相当する位相のバンク
ポーチラッチパルス106をラッチ回路8に出力する。
ラッチ回路8は、輝度信号104をバックポーチランチ
パルス106でラッチし、PCMペデスタルレベル信号
107を減算回路110の一方の入力に出力する。減算
回路■10の他方の入力には、あらかじめ設定したペデ
スタル電位10Bを接続し、それをPCMペデスタルレ
ベル信号107から差し引いてPCM誤差信号109を
得る。
パルス106でラッチし、PCMペデスタルレベル信号
107を減算回路110の一方の入力に出力する。減算
回路■10の他方の入力には、あらかじめ設定したペデ
スタル電位10Bを接続し、それをPCMペデスタルレ
ベル信号107から差し引いてPCM誤差信号109を
得る。
PCM誤差信号109は、減算回路■6の他方の入力お
よびディジタル・アナログ変換回路11を介して差動ア
ンプ3の他方の入力に接続される。
よびディジタル・アナログ変換回路11を介して差動ア
ンプ3の他方の入力に接続される。
減算回路■6は、PCMビデオ信号103からPCM誤
差信号109を差し引いて、出力PCMビデオ信号ll
Oを出力端子12に出力する。
差信号109を差し引いて、出力PCMビデオ信号ll
Oを出力端子12に出力する。
次に本実施例装置の動作について説明する。
入力端子1より入力した入力ビデオ信号101は、バッ
ファアンプ2を介して低インピーダンスのビデオ信号1
02になり、差動アンプ3の非反転入力と同期分離回路
4に供給される。同期分離回路4では、低インピーダン
スのビデオ信号102から同期信号105を取り出し、
さらにパルス発生回路9においてバックポーチラッチパ
ルス106を発生させ、これをラッチ回路8に供給する
。
ファアンプ2を介して低インピーダンスのビデオ信号1
02になり、差動アンプ3の非反転入力と同期分離回路
4に供給される。同期分離回路4では、低インピーダン
スのビデオ信号102から同期信号105を取り出し、
さらにパルス発生回路9においてバックポーチラッチパ
ルス106を発生させ、これをラッチ回路8に供給する
。
差動アンプ3の出力信号は、アナログ・ディジタル変換
回路5により量子化されPCMビデオ信号103になり
、輝度分離回路7および減算回路■6に供給される。輝
度分離回路7では、PCMビデオ信号103から輝度信
号104を抜き取り、ラッチ回路8においてバックポー
チラッチパルス106によりPCMペデスタルレベル信
号107を得ている。減算回路110では、PCMペデ
スタルレベル信号107からあらかじめ設定されたペデ
スタル電位108 (通常はペデスタル電位を理想的
に量子化した数値)を差し引くことにより、PCM誤差
信号109を得る。
回路5により量子化されPCMビデオ信号103になり
、輝度分離回路7および減算回路■6に供給される。輝
度分離回路7では、PCMビデオ信号103から輝度信
号104を抜き取り、ラッチ回路8においてバックポー
チラッチパルス106によりPCMペデスタルレベル信
号107を得ている。減算回路110では、PCMペデ
スタルレベル信号107からあらかじめ設定されたペデ
スタル電位108 (通常はペデスタル電位を理想的
に量子化した数値)を差し引くことにより、PCM誤差
信号109を得る。
このPCM誤差信号109がディジタル・アナログ変換
回路11によりアナログ信号に戻され、差動アンプ3の
反転入力に入る。この系は、PCM誤差信号109を零
にするようにネガティブフィードバックループを構成す
るので、定常状態ではPCMビデオ信号103のペデス
タルレベルは、あらかじめ設定されたペデスタル電位1
08と等しい数値になる。また、入力ビデオ信号101
がステップ変、化をしたときや、高周波(数百H2)の
周期的なノイズを含むときなどは、フィードバックルー
プは一般的に追従できないが、減算回路■6において−
PCMビデオ信号103よりPCM誤差信号109を差
し引くフィードフォワードにより、クランプ装置全体と
しては瞬時応答を可能にすることができる。定常状態で
は、減算回路■6はないものとして扱ってよいことにな
る。
回路11によりアナログ信号に戻され、差動アンプ3の
反転入力に入る。この系は、PCM誤差信号109を零
にするようにネガティブフィードバックループを構成す
るので、定常状態ではPCMビデオ信号103のペデス
タルレベルは、あらかじめ設定されたペデスタル電位1
08と等しい数値になる。また、入力ビデオ信号101
がステップ変、化をしたときや、高周波(数百H2)の
周期的なノイズを含むときなどは、フィードバックルー
プは一般的に追従できないが、減算回路■6において−
PCMビデオ信号103よりPCM誤差信号109を差
し引くフィードフォワードにより、クランプ装置全体と
しては瞬時応答を可能にすることができる。定常状態で
は、減算回路■6はないものとして扱ってよいことにな
る。
本発明は、以上説明したように、量子化後のPCMビデ
オ信号と設定されたペデスタルレベルとを直接比較し、
そのPCM誤差信号をフィードバックしているので、ア
ナログ・ディジタル変換回路にドリフトおよび製造上の
バラツキが存在しても、これを補償することができ、定
常状態では入力ビデオ信号に対して量子化範囲が最も有
効に対応する効果がある。
オ信号と設定されたペデスタルレベルとを直接比較し、
そのPCM誤差信号をフィードバックしているので、ア
ナログ・ディジタル変換回路にドリフトおよび製造上の
バラツキが存在しても、これを補償することができ、定
常状態では入力ビデオ信号に対して量子化範囲が最も有
効に対応する効果がある。
また、急激な入力ビデオ信号の過渡変化に対しては、P
CM誤差信号のフィードフォワードを行っているのでP
CM演算で対応でき、瞬時動作ができる優れた効果があ
る。
CM誤差信号のフィードフォワードを行っているのでP
CM演算で対応でき、瞬時動作ができる優れた効果があ
る。
第1図は本発明の一実施例を示すブロック構成図。
第2図は従来例のクランプ装置を示すブロック構成図。
1・・・入力端子、2・・・バッファアンプ、3・・・
差動アンプ、4・・・同期分離回路、5・・・アナログ
・ディジタル変換回路、6・・・減算回路■、7・・・
輝度分離回路、8・・・ランチ回路、9・・・パルス発
生回路、IO・・・減算回路ill・・・ディジタル・
アナログ変換回路、12・・・出力端子、20・・・キ
ードクランプ回路、101・・・入力ビデオ信号、10
2・・・低インピーダンスのビデオ信号、103・・・
PCMビデオ信号、104・・・輝度信号、1.05・
・・同期信号、106・・・バックポーチラッチパルス
、107・・・PCMペデスタルレベル信号、10B・
・・ペデスタル電位、109・・・PCM誤差信号、1
10・・・出力PCMビデオ信号、111・・・パック
ポーチクランプパルス、112・・・クランプされたビ
デオ信号。
差動アンプ、4・・・同期分離回路、5・・・アナログ
・ディジタル変換回路、6・・・減算回路■、7・・・
輝度分離回路、8・・・ランチ回路、9・・・パルス発
生回路、IO・・・減算回路ill・・・ディジタル・
アナログ変換回路、12・・・出力端子、20・・・キ
ードクランプ回路、101・・・入力ビデオ信号、10
2・・・低インピーダンスのビデオ信号、103・・・
PCMビデオ信号、104・・・輝度信号、1.05・
・・同期信号、106・・・バックポーチラッチパルス
、107・・・PCMペデスタルレベル信号、10B・
・・ペデスタル電位、109・・・PCM誤差信号、1
10・・・出力PCMビデオ信号、111・・・パック
ポーチクランプパルス、112・・・クランプされたビ
デオ信号。
Claims (1)
- (1)入力ビデオ信号入力端子(1)と、 この入力ビデオ信号から同期信号を分離し、ペデスタル
レベルの位相に対応したパルスを発生する手段(4、9
)と、 上記入力ビデオ信号および上記パルスを入力とし、ペデ
スタルレベルが一定の電位に固定された出力パルス符号
変調ビデオ信号を得る手段と、この出力パルス符号変調
ビデオ信号を取り出す出力端子(12)と を備えたクランプ装置において、 上記出力パルス符号変調ビデオ信号を得る手段は、 上記入力ビデオ信号をパルス符号変調ビデオ信号に変換
する手段(5)と、 このパルス符号変調ビデオ信号から輝度成分を取り出し
て、バックポーチ部分を上記パルスによりラッチしてパ
ルス符号変調ペデスタルレベルを得る手段(7、8)と
、 このパルス符号変調ペデスタルレベルからあらかじめ設
定したペデスタル電位を差し引いてパルス符号変調誤差
信号を得る手段(10)と、このパルス符号変調誤差信
号をアナログ信号に変換して上記パルス符号変調ビデオ
信号を得る手段にフィードバックする手段(3、11)
と、上記パルス符号変調ビデオ信号から上記パルス符号
変調誤差信号を差し引く手段(6)と を含む ことを特徴とするクランプ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59265656A JPS61142870A (ja) | 1984-12-17 | 1984-12-17 | クランプ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59265656A JPS61142870A (ja) | 1984-12-17 | 1984-12-17 | クランプ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61142870A true JPS61142870A (ja) | 1986-06-30 |
Family
ID=17420161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59265656A Pending JPS61142870A (ja) | 1984-12-17 | 1984-12-17 | クランプ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61142870A (ja) |
-
1984
- 1984-12-17 JP JP59265656A patent/JPS61142870A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930002145B1 (ko) | 신호 처리 장치 | |
GB1558699A (en) | Convertor | |
US6219107B1 (en) | Automatic AGC bias voltage calibration in a video decoder | |
US4651213A (en) | Clamping apparatus for a video signal | |
KR100733936B1 (ko) | 신호 처리 장치 | |
JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
JPS61142870A (ja) | クランプ装置 | |
JPS61161080A (ja) | デイジタル・ビデオ信号のクランプ装置 | |
JPS60241375A (ja) | テレビジヨン信号系のクランプ回路 | |
KR950010999B1 (ko) | 영상신호의 휘도보정장치 | |
JPH05219406A (ja) | ビデオ信号のレベル調整回路 | |
JPS62189885A (ja) | 自動利得制御装置 | |
JPS60145729A (ja) | 信号クランプ方法 | |
JP2519566B2 (ja) | ディジタルagc回路 | |
JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
JPH0793697B2 (ja) | レベル調節装置 | |
JPS6259419A (ja) | クランプ回路 | |
KR100213011B1 (ko) | 직류레벨 재생회로 | |
JP2754935B2 (ja) | クランプ装置 | |
JPH0451780A (ja) | 映像信号のa/d変換方式 | |
JPH07203485A (ja) | 映像信号用a/d変換装置 | |
JPH0468871A (ja) | Ntsc映像信号の直流再生回路 | |
JPH0488753A (ja) | クランプ回路 | |
JPH04192677A (ja) | クランプ装置 | |
JPS58210761A (ja) | クランプ回路 |