JPS6113662A - 相補形ｍｉｓトランジスタ装置及びその製法 - Google Patents

相補形ｍｉｓトランジスタ装置及びその製法

Info

Publication number
JPS6113662A
JPS6113662A JP59133855A JP13385584A JPS6113662A JP S6113662 A JPS6113662 A JP S6113662A JP 59133855 A JP59133855 A JP 59133855A JP 13385584 A JP13385584 A JP 13385584A JP S6113662 A JPS6113662 A JP S6113662A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
mis transistor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59133855A
Other languages
English (en)
Inventor
Sadao Nakajima
定夫 中嶋
Katsutoshi Izumi
泉　勝俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59133855A priority Critical patent/JPS6113662A/ja
Publication of JPS6113662A publication Critical patent/JPS6113662A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、第１の半導体層と、絶縁層と、第２の半導体
層とがそれらの順に積層されている半導体基板を有し、
その半導体基板を用いてｎチャンネル形ＭＩＳトランジ
スタと、ｐチャンネル形ＭＩＳトランジスタとが形成さ
れている構成を有する相補形ＭＩＳトランジスタ装置；
及びその製法の改良に関する。
従来の技術 このような相補形ＭＩＳトランジスタ装置として、従来
、第１図を伴なって次に述べる構成を有するものが提案
されている。
すなわち、半導体層Ａ１と、絶縁ｌｌ１Ｂ１と、半導体
層Ａ２とがそれらの順に積層されている＝　　３　− 構成を右する半導体基板Ｃ１を有する。
この場合、半導体層Ａ２は、絶縁層Ｂ１上に、局部的に
形成されたｎ型の半導体層１１と、同様に形成されたｎ
型の半導体層２１とからなる。
しかして、半導体層１１を能動層として用いて、ｎチャ
ンネル形ＭＩＳトランジスタＱｎが形成され、また、半
導体層２１を用いてｐチャンネル形ＭｒＳトランジスタ
Ｑ１１が形成されている。
この場合、ｎチャンネル形ＭＩＳトランジスタＱｎは、
半導体層１１内に、ソース領域としてのｎ中型の半導体
領域１２とドレイン領域としてのｎ中型の半導体層１１
３が、それら間にチャンネル領域１４を形成するように
形成され、一方、チャンネル領域１４上にゲート絶縁膜
１５を介してゲート電極１６が配され、また、半導体領
域１２、半導体領域１３、及びゲート電極１６にそれぞ
れ引出し電極１７．１８．及び１９が連結されている構
成を有する。
また、ｐチャンネル形ＭＩＳトランジスタＱｐは、半導
体層２１内に、ソース領域としてのｐ中型の半導体領域
２２と、ドレイン領域としてのｐ中型の半導体領域２３
とが、それら間にチャンネル領域２４を形成するように
形成され、一方、チャンネル領域２４上にｎチャンネル
形ＭＩＳトランジスタＱｎのゲート絶縁膜１５と同時に
形成されたゲート絶縁膜２５を介してゲート電極２６が
配され、また、半導体領域２３及びゲート電極２６にそ
れぞれ引出し電極２８及び２９が連結され、さらに、半
導体領域２２にｎチャンネル形ＭＩＳトランジスタＱｎ
の引出し電極１８に連結している引出し電極２８が連結
れている構成を有する。なお、３０は層間絶縁層である
。
以上が、従来提案されている相補形ＭＩＳトランジスタ
装置の構成である。
このような構成を有する相補形ＭＩＳトランジスタ装置
によれば、ｐチャンネル形ＭＩＳトランジスタＱｒｌの
半導体領域２３を、引出し電極２８を介して、一端を接
地している電源の他端に、負荷を通じて接続し、また、
ｎチャンネル形ＭＩＳトランジスタＱｎの半導体領域１
２を、引出し電極１７を介して、接地に接続している状
態で、ｎチャンネル形ＭＩＳトランジスタＱｎのゲート
電極１６どｐチャンネル形ＭＩＳトランジスタＱ１１の
ゲート電極２６とに、それぞれ引出し電１１９及び２９
を介して、接地電位を基準とする制御電圧を印加させれ
ば、その制御電圧の極性乃至大きさに応じて、ｎチャン
ネル形ＭＩＳトランジスタＱｎ及びｐチャンネル形ＭＩ
ＳトランジスタＱｐが相補的に動作して負荷に電流を供
給・非供給する。従って、相補形ＭＩＳＩ−ランジスタ
装置としての機能が得られる。
この場合、ｎチャンネル形ＭＩＳトランジスタＱｎとｐ
チャンネル形ＭＩＳトランジスタＱｐとが、半導体基板
Ｃ１を用いて形成されている構成を有するが、それらｎ
チャンネル形ＭＩＳ１−ランジスタＱｎ及びｐチャンネ
ル形ＭＩＳトランジスタＱＤが、半導体基板Ｃ１の絶縁
層Ｂ１上に、互に分離して形成されているので、上述し
た動作時において、ｎチャンネル形ＭＩＳトランジスタ
Ｑｎ及びｐチャンネル形ＭＩＳトランジスタＱｐが、半
導体基板Ｃ１を介して互に干渉することがない。
従って、第１図に示す従来の相補形ＭＩＳトランジスタ
装置によれば、上述した相補形ＭＩＳトランジスタ装置
としての機能が確実に得られる、という特徴を有する。
発明が解決しようとする問題点 しかしながら、第１図に示す従来の相補形ＭＩＳトラン
ジスタ装置の場合、ｎチャンネル形ＭＩＳトランジスタ
Ｑｎのチャンネル領域１４と、ｐチャンネル形ＭＩＳト
ランジスタＱｌ）のチャンネル領域２７１とは、外部に
接続され得るように構成されておらず、このためｎチャ
ンネル形ＭＩＳトランジスタ及びｐチャンネル形Ｍ■Ｓ
トランジスタがともに所謂フローテングしている状態で
動作している。
このため、上述した動作時、ｐチャンネル形ＭｒＳトラ
ンジスタＱ１１のチャンネル領域２４には、電子が、ｎ
チャンネル形Ｍ■ＳトランジスタＱｎのチャンネル領域
１４における正孔に比し拡散速度が十分速いので、長い
時間蓄積しないが、ｎチャンネル形ＭＩＳトランジスタ
Ｑ　、ｎのチャンネル領域１４には、正孔が、ｐチャン
ネル形ＭＩＳトランジスタＱｐのチャンネル領域２４に
おける電子に比し拡散速度が十分速いので、長い時間蓄
積する。
よって、ｎチャンネル形ＭＩＳトランジスタＱｎが、そ
のゲート電極１６に印加するゲート電圧Ｖ６　（Ｖ）を
パラメータとした、ソース領域としての半導体領域１２
を基準としたドレイン領域としての半導体領域１３に対
する電圧、すなわちトレイン電圧Ｖ。（Ｖ）と、半導体
領域１３に流れる電流、すなわちドレイン電流Ｉ、（μ
Ａ）との関係でみて、第２図に示すように、キンク現象
３１を伴なった特性を早するｎチャンネル形ＭＩＳトラ
ンジスタとして動作する。
−９−、、へ− 一　　８　− 従って、第１図に示す従来の相補形ＭｒＳトランジスタ
装置の場合、上述した相補形ＭＩＳトランジスタ装置と
しての機能が、高性能で得られない、という欠点を有し
ていた。
照点を解決するための手段 よって、本発明は、上述した欠点のない、新規な相補形
ＭＩＳトランジスタ装置、及びその製法を提案せんとす
るものである。
本発明による相補形ＭＩＳトランジスタ装置は、第１図
で上述した従来の相補形ＭｒＳトランジスタ装置と同様
に、第１の半導体層と、第１の絶縁層と、第２の半導体
層とがそれらの順に積層された第１の半導体基板を有し
、そして、その第１の半導体基板を用いて、ｎチャンネ
ル形ＭＩＳトランジスタと、ｐチャンネル形ＭＩＳトラ
ンジスタとが形成されている構成を有する。
しかしながら、本発明による相補形ＭＩＳトランジスタ
装置は、このような構成を有する相補形ＭＩＳトランジ
スタ装置において、その第１の半導体基板の第１の半導
体層がｐ型でなり、第２の半導体層がｎ型でなり、また
、第１の半導体基板の第１の絶縁層及び第２の半導体層
が、第１の半導体層上において、局部的に延長し、しか
して、ｎヂャンネル形ＭＩＳトランジスタが、第１の半
導体基板の第１の半導体層の、その上に第１の絶縁層及
び第２の半導体層が延長していない領域を能動層として
用いて構成され、また、ｐチャンネル形ＭＩＳトランジ
スタが、第１の半導体基板の第２の半導体層を能動層と
して用いて構成されている。
以上が、本発明による相補形ＭｔＳトランジスタ装置の
構成である。
また、本発明による相補形ＭＴＳトランジスタ装置の製
法は、ｐ型の第２の半導体基板内へのイオン打込処理に
Ｊ：って、第２の半導体基板内に、その第１の主面側か
ら所要の深さをとった位置に、第２の絶縁層を形成する
とともに、これによって、上記第２の半導体基板から、
上記第１の主面側とは反対側において、ｐ型を有する第
１の半導体層を形成し、上記第１の主面側において、第
３の半導体層を形成し、よって、上記第２の半導体基板
から上記第１の半導体層と、上記第２の絶縁層と、上記
第３の半導体層とがそれらの順に積層されている構成を
有する第３の半導体基板を形成する■稈をとる。
次に、上記第３の半導体基板の第３の半導体層内へのｎ
型不純物の導入処理によって、上記第３の半導体層から
、ｐ型の第４の半導体層を形成し、よって、上記第３の
半導体基板から、上記第１の半導体層と、上記第２の絶
縁層と、上記第４の半導体層とがそれらの順に積層され
ている構成を有する第４の半導体基板を形成する工程を
とる。
次に、上記第４の半導体基板の第４の２１′導体層及び
第２の絶縁層に対する選択的エツヂング処理によって、
上記第２の絶縁層及び上記第４の半導体層から、上記第
１の半導体層上において、局部的に延長している第１の
絶縁層及び第２の半導体層を形成１ノ、Ｊζって、上記
第４の半一　　１１　− 導体基板から、上記第１の半導体層と、上記第１の絶縁
層ど、上記第２の半導体層と がそれらの順に積層されている第１の半導体基板を形成
する工程をとる。
しかる後、上記第１の半導体基板の第２の半導体層の、
その上に上記第１の絶縁層及び上記第２の半導体層を有
していない領域を能動層として用いてｎチャンネル形Ｍ
ＩＳトランジスタを形成するとともに、上記第３の半導
体層を能動層として用いてｐチャンネル形ＭＩＳトラン
ジスタを形成する工程をとり、目的とする相補形Ｍ　ｒ
　Ｓ　ｈランジスタ装置を製造する。
作　　　用 上述した構成を有する本発明による相補形Ｍ］Ｓ１〜ラ
ンジスタ装置によれば、第１図で上述、した従来の相補
形ＭＴＳトランジスタ装置の場合ど同様に、ｎチャンネ
ル形ＭｒＳトランジスタとｐチャンネル形ＭＩＳトラン
ジスタとが相補的に動作して、相補形ＭＴＳＩ−ランジ
スタ装置としての機能が得られる。
また、この場合、ｎチャンネル形ＭＩＳトランジスタは
、第１の半導体基板の第１の絶縁層上に形成されていな
いが、ｐチャンネル形ＭＩＳトランジスタが、第１の半
導体基板の第１の絶縁層上に形成されているので、動作
時において、ｎチャンネル形ＭＩＳＩ−ランジスタとｐ
チャンネル形ＭＩＳＩ−ランジスタとが、第１の半導体
基板を介してＨに干渉することがなく、従って、第１図
で上述した従来の相補形ＭＩＳトランジスタ装置の場合
と同様に、相補形ＭｒＳトランジスタ装置どしての機能
が確実に得られる。
しかしながら、本発明による相補形ＭＩＳトランジスタ
装置の場合、ｎチャ１ンネ°ル形ＭＴＳトランジスタが
、第１の半導体基板の第１の半導体層を能動層として用
いて構成されているので、その第１の半導体層を外部に
接続し得、このため、ｎチャンネル形ＭＩＳトランジス
タをフローテングしていない状態で、動作させることが
できる。
このため、ｎチャンネル形ＭＩＳＩ−ランジスタを、そ
のチャンネル領域に、正孔を長い時間蓄積させることな
しに、動作させ得る。
従って、ｎチャンネル形ＭＩＳトランジスタを、そのト
レイン電圧とドレイン電流との関係でみて、第１図で上
述した従来の相補形ＭＩＳｌ・ランジスタ装置の場合の
Ｊ：うなキンク現象を伴なわない優れた特性を呈するｎ
チャンネル形ＭｒＳｌ−ランジスタとして、動作させ得
る。
；した、本発明にＪ：る相補形ＭＩＳトランジスタ装置
の製法によれば、上述した動作をすることができる相補
形ＭＩＳトランジスタ装置を上述した僅かな工程で製造
することができる。
発明の効果 よって、本発明による相補形ＭＩＳトランジスタ装圓に
よれば、相補形ＭＩＳトランジスタ装置としての機能が
、第１図で上述した従来の相補形ＭＩＳトランジスタ装
置の場合に比し高性能で得られる、という優れた効果を
有する。
また、本発明による相補形ＭＩＳトランジスタ装置の製
法によれば、上述した優れた効果を有する相補形Ｍ　Ｉ
　Ｓ　Ｉ−ランジスタ装間を容易に製造することができ
る。
裏蓋１」 第３図は、本発明による相補形ＭＴＳトランジスタ装置
の実施例を示す。
第３図において、第１図との対応部分には同一符号を付
して詳細説明を省略する。
第３図に示す本発明による相補形ＭＩＳトランジスタ装
置は、次の事項を除いて、第１図で上述した従来の相補
形ＭＩＳトランジスタ装置と同様の構成を有する。
すなわち、半導体基板Ｃ１において、その絶縁層Ｂ１及
び半導体層Ａ２が、半導体層Ａ１上において、局部的に
延長し、よって、半導体層Ａ２において、その絶縁層Ｂ
１上に形成された半導体層１１が省略され、且つ絶縁層
Ｂ１の半導体層下における領域が省略されている。
しかして、ｎチャンネル形ＭＩＳＩ−ランジスタＱｎが
、半導体基板Ｃ１の半導体層Ａ１の、その上に絶縁層Ｂ
１及び半導体層Ａ２が延長していない領域を能動層とし
て用いて構成され、従って、半導体基板Ｃ１の半導体層
Ａ１内に、その主面側から、ソース領域としてのｎ中型
の半導体領域１２と、ドレイン領域としてのｎ＋型の半
導体領域１３とが、それら間にチャンネル領域１４を形
成するように形成されている。
以上が、本発明による相補形ＭＩＳトランジスタ装置の
一例構成である。
このような構成によれば、「作用」の項で前述したよう
に、ｎチャンネル形ＭＩＳトランジスタＱｎと、ｐチャ
ンネル形ＭＩＳトランジスタＱｐとが相補的に動作して
、第１図で上述した従来の相補形ＭＩＳトランジスタ装
置の場合と同様に、相補形ＭＩＳＩ−ランジスタ装置と
しての機能が確実に得られることは明らかである。
また、ｎチャンネル形Ｍ■ＳトランジスタＱｎが、半導
体基板Ｃ１の半導体層Δ１を用いて−１７−−八１ 構成されているので、ｎチャンネル形ＭＩＳトランジス
タＱｎと図示のように、その半導体層Ａ１を、ゲート電
極１６側とは反対側において、例えば、接地することに
よって、ｎチャンネル形ＭＩＳトランジスタＱｎをフロ
ーテングしていない状態で、動作させることができる。
このため、ｎチャンネル形ＭＩＳトランジスタＱｎを、
そのチャンネル領域１４に、正孔を長い時間蓄積させる
ことなしに、動作させ得る。
従って、ｎチャンネル形ＭＩＳトランジスタＱｎを、そ
のドレイン電圧Ｖ。とドレイン電流１ｏとの関係でみて
、第４図に示すように、キンク現象を伴なっていない特
性を呈するｎチャンネル形ＭｒＳトランジスタとして、
動作させ得る。
よって、第３図に示す本発明による相補形ＭＩＳトラン
ジスタ装置によれば、相補形ＭＩＳトランジスタ装置と
しての機能が、第１図に示す従来の相補形ＭＩＳトラン
ジスタ装置に比し、高性能で得られる、という特徴を有
する。
丈１１４２ 次に、第５図を伴なって、本発明にょる相補形ＭＩＳト
ランジスタ装置の製法の実施例を述べよう。
第５図に示す本発明にょる相補形ＭＩｓトランジスタ装
置の実施例、次に述べる順次の工程をとって、第３図に
示す本発明にょる相補形ＭＩＳ１−ランジスタ装誼を製
造する。
すなわち、ｐ型の半導体基板ｃ２を予め用意する（第５
図Ａ）。
しかして、その半導体基板ｃ２内への例えば酸素イオン
の打込処理によって、半導体基板Ｃ２内に、その主面側
から所要の深さをとった位置に、絶縁層Ｂ２を形成する
とともに、これによって、半導体基板ｃ２から、その主
面側とは反対側において、ｐ型を有する半導体層Ａ１を
形成し、また、半導体基板ｃ１の主面側において、半導
体層Ａ３を形成し、よって、半導体基板Ｃ２から、半導
体層Ａ１と、絶縁層Ｂ２と、半導体層Ａ３とがそれらの
順に積層されている構成を有する半導体基板Ｃ３を形成
する（第５図Ｂ）。
次に、半導体基板Ｃ３の半導体層Ａ３内へのｐ型不純物
の導入処理によって、半導体層Ａ３から、ｎ型の半導体
層Ａ４を形成し、よって、半導体基板Ｃ３から、半導体
層Ａ１と、絶縁層Ｂ２と、半導体層Ａ４とがそれらの順
に積層されている構成を有する半導体基板Ｃ４を形成す
る（第５図Ｃ）。
次に、半導体基板Ｃ４上、従って、その半導体層Ａ４上
に、所要のパターンを有するマスク層４０を形成する（
第５図Ｄ）。
次に、半導体基板Ｃ４の半導体層Ａ４に対する、マスク
層４０をマスクとするエツチング処理によって、半導体
層Δ４から、そのマスク層４０下の領域でなる半導体層
Ａ２を形成し、よって、半導体基板ＣＩから、半導体層
Ａ１と、絶縁層Ｂ２と、半導体層Ａ２とがそれらの順に
積層されている構成を有する半導体基板Ｃ５を形成する
（第５図Ｆ）。
次に、半導体基板Ｃ５の絶縁層Ｂ１に対する、半導体層
Ａ２をマスクとするエツチング処理によって、絶縁層Ｂ
２から、絶縁層Ｂ２の半導体層Ａ２下の領域でなる絶縁
層Ｂ１を形成し、よって、半導体基板Ｃ５から、半導体
層Ａ１と、絶縁層Ｂ１と、半導体層Ａ２とがそれらの順
に積層されている構成を有する半導体基板Ｃ５を形成す
る（第５図Ｇ）。
次に、図示詳細説明は省略するが、半導体基板Ｃ１の半
導体層Ａ１の、その上に絶縁層Ｂ１及び半導体層Ａ２が
延長していない領域を能動層として用いて、第３図に示
すようなｎチャンネル形Ｍ■ＳトランジスタＱｎをそれ
自体は公知の方法によって形成するとともに、半導体層
Ａ２を能動層として用いて、第３図に示すようなｐチャ
ンネル形ＭｒＳトランジスタＱｐを同様にそれ自体は公
知の方法によって形成する。
以上のようにして、第３図に示す本発明による相補形Ｍ
ＩＳトランジスタ装置を製造する。
以上が、本発明による相補形ＭＩＳＩ−ランジスタ装置
の製法の一例であるが、このような本発明による相補形
ＭＴＳＩ−ランジスタ装置の製法によれば、第３図で上
述した本発明による、優れた特性を有する相補形ＭＩＳ
トランジスタ装置を、簡易な工程で、容易に製造するこ
とができる、という特徴を有する。
なお、上述においては、本発明の僅かな実施例を述べた
にどどまり、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。
【図面の簡単な説明】
第１図は、従来の相補形ＭＩＳトランジスタ装置を示す
路線的断面図である。 第２図は、そのｎチャンネル形ＭＩＳトランジスタの、
ゲート電圧Ｖ６　（Ｖ）をパラメータとした、ドレイン
電圧Ｖ、（Ｖ）対ドレイン電流１０（μＡ）特性を示す
曲線図である。 第３図は、本発明による相補形ＭＩＳトランジスタ装置
の一例を示す路線的断面図である。 第４図【よ、そのｎチャンネル形ＭＴＳトランジスタの
、ゲート電圧Ｖ。（Ｖ）をパラメータとした、ドレイン
電圧Ｖ。（Ｖ）対ドレイン電流１０（μＡ）特性を示す
曲線図である。 第５図は、本発明による相補形Ｍ　Ｉ　Ｓ　ｌ−ランジ
スタ装置の製法の一例を示す順次の工程における路線的
断面図である。 Ｃ１〜Ｃ５・・・・・・・・・・・・・・・半導体基板
Ａ１〜Δ４・・・・・・・・・・・・・・・半導体層８
１〜Ｂ２・・・・・・・・・・・・・・・絶縁層Ｑｎ　
　　　・・・・・・・・・・・・・・・ｎチャンネル形
ＭＩＳトランジスタ Ｑｌｌ　　　　・・・・・・・・・・・・・・・ｐチャ
ンネル形ＭＩＳトランジスタ １２．１３．２２．２３ ・・・・・・・・・・・・・・・半導体領域１４．２４
・・・・・・・・・・・・・・・チャンネル領域１６．
２６・・・・・・・・・・・・・・・ゲート電極１７〜
１９．２７〜２９

Claims (2)

    【特許請求の範囲】
  1. １．第１の半導体層と、第１の絶縁層と、第２の半導体
    層とがそれらの順に積層されている構成を有する第１の
    半導体基板を有し、該第１の半導体基板を用いて、ｎチ
    ャンネル形ＭＩＳトランジスタと、ｐチャンネル形ＭＩ
    Ｓトランジスタとが形成されている構成を有する相補形
    ＭＩＳトランジスタ装置において、上記第１の半導体基
    板の第１の半導体層がｐ型でなり、上記第１の半導体基
    板第２の半導体層がｎ型でなり、上記第１の半導体基板
    の第１の絶縁層及び第２の半導体層が、上記第１の半導
    体層上において、局部的に延長し、上記ｎチャンネル形
    ＭＩＳトランジスタが、上記第１の半導体基板の第１の
    半導体層の、その上に上記第１の絶縁層及び第２の半導
    体層が延長していない領域を能動層として用いて構成さ
    れ、上記ｐチャンネル形ＭＩＳトランジスタが、上記第
    １の半導体基板の第２の半導体層を能動層として用いて
    構成されていることを特徴とする相補形ＭＩＳトランジ
    スタ装置。
  2. ２．ｐ型の第２の半導体基板内へのイオン打込処理によ
    って、第２の半導体基板内に、その第１の主面側から所
    要の深さをとった位置に、第２の絶縁層を形成するとと
    もに、これによって、上記第２の半導体基板から、上記
    第１の主面側とは反対側において、ｐ型を有する第１の
    半導体層を形成し、上記第１の主面側において、第３の
    半導体層を形成し、よって、上記第２の半導体基板から
    上記第１の半導体層と、上記第２の絶縁層と、上記第３
    の半導体層とがそれらの順に積層されている構成を有す
    る第３の半導体基板を形成する工程と、上記第３の半導
    体基板の第３の半導体層内へのｎ型不純物の導入処理に
    よって、上記第３の半導体層から、ｎ型の第４の半導体
    層を形成し、よって、上記第３の半導体基板から、上記
    第１の半導体層と、上記第２の絶縁層と、上記第４の半
    導体層とがそれらの順に積層されている構成を有する第
    ４の半導体基板を形成する工程と、上記第４の半導体基
    板の第４の半導体層及び第２の絶縁層に対する選択的エ
    ッチング処理によって、上記第２の絶縁層及び上記第４
    の半導体層から、上記第１の半導体層上において、局部
    的に延長している第１の絶縁層及びｎ型の第２の半導体
    層を形成し、よって、上記第４の半導体基板から、上記
    第１の半導体層と、上記第１の絶縁層と、上記第２の半
    導体層とがそれらの順に積層されている第１の半導体基
    板を形成する工程と、上記第１の半導体基板の第２の半
    導体層の、その上に上記第１の絶縁層及び上記第２の半
    導体層を有していない領域を能動層として用いてｎチャ
    ンネル形ＭＩＳトランジスタを形成するとともに、上記
    第３の半導体層を能動層として用いてｐチャンネル形Ｍ
    ＩＳトランジスタを形成する工程とを含むことを特徴と
    する相補形ＭＩＳトランジスタ装置の製法。
JP59133855A 1984-06-28 1984-06-28 相補形ｍｉｓトランジスタ装置及びその製法 Pending JPS6113662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59133855A JPS6113662A (ja) 1984-06-28 1984-06-28 相補形ｍｉｓトランジスタ装置及びその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59133855A JPS6113662A (ja) 1984-06-28 1984-06-28 相補形ｍｉｓトランジスタ装置及びその製法

Publications (1)

Publication Number Publication Date
JPS6113662A true JPS6113662A (ja) 1986-01-21

Family

ID=15114607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59133855A Pending JPS6113662A (ja) 1984-06-28 1984-06-28 相補形ｍｉｓトランジスタ装置及びその製法

Country Status (1)

Country Link
JP (1) JPS6113662A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661051A (en) * 1996-10-09 1997-08-26 National Science Council Method for fabricating a polysilicon transistor having a buried-gate structure
JP2008541446A (ja) * 2005-05-11 2008-11-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｓｏｉデバイスの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55105361A (en) * 1978-12-30 1980-08-12 Fujitsu Ltd Semiconductor device
JPS58176964A (ja) * 1982-04-12 1983-10-17 Toshiba Corp 相補型ｍｏｓ半導体装置の製造方法
JPS5957470A (ja) * 1982-09-27 1984-04-03 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55105361A (en) * 1978-12-30 1980-08-12 Fujitsu Ltd Semiconductor device
JPS58176964A (ja) * 1982-04-12 1983-10-17 Toshiba Corp 相補型ｍｏｓ半導体装置の製造方法
JPS5957470A (ja) * 1982-09-27 1984-04-03 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661051A (en) * 1996-10-09 1997-08-26 National Science Council Method for fabricating a polysilicon transistor having a buried-gate structure
JP2008541446A (ja) * 2005-05-11 2008-11-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Ｓｏｉデバイスの製造方法

Similar Documents

Publication Publication Date Title
DE69925078T2 (de) SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
JPH10242470A (ja) 半導体装置及びその製造方法
DE19900992A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
US3657614A (en) Mis array utilizing field induced junctions
JPH01205470A (ja) 半導体装置およびその製造方法
JPH0210678Y2 (ja)
US3967365A (en) Process for the production of a two-phase charge shift assembly
GB2064866A (en) Field effect semiconductor device
JPS6113662A (ja) 相補形ｍｉｓトランジスタ装置及びその製法
JP3402905B2 (ja) 半導体素子
JPH1131812A (ja) 電荷転送装置およびその製造方法
JPS6092653A (ja) 半導体集積回路装置
US4409727A (en) Methods of making narrow channel field effect transistors
JPS59200465A (ja) Ｍｉｓ型トランジスタおよびその製造方法
KR100311990B1 (ko) 용량 소자를 갖는 반도체 장치 및 그 제조 방법
JPS60251669A (ja) 半導体装置
JPS61256670A (ja) 絶縁ゲ−ト型電界効果トランジスタ
US6544828B1 (en) Adding a poly-strip on isolation's edge to improve endurance of high voltage NMOS on EEPROM
JP2784765B2 (ja) 半導体不揮発性メモリの製造方法
US6528830B1 (en) Thin film transistor
JPH05136382A (ja) 相補型ゲートアレイ
JPH04313238A (ja) 半導体素子
JPH0424877B2 (ja)
US20100032675A1 (en) Component Comprising a Thin-Film Transistor and CMOS-Transistors and Methods for Production
JP2573182B2 (ja) 電荷転送装置