JPS6113624B2 - - Google Patents
Info
- Publication number
- JPS6113624B2 JPS6113624B2 JP5317480A JP5317480A JPS6113624B2 JP S6113624 B2 JPS6113624 B2 JP S6113624B2 JP 5317480 A JP5317480 A JP 5317480A JP 5317480 A JP5317480 A JP 5317480A JP S6113624 B2 JPS6113624 B2 JP S6113624B2
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- processing unit
- control line
- data bus
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002265 prevention Effects 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 7
- 230000005055 memory storage Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 230000007257 malfunction Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Description
【発明の詳細な説明】
本発明は、一方の処理装置からの情報を他方の
処理装置に転送または移送するにあたり、その情
報を一旦メモリにストアし、このストア内容を他
方の処理装置が読み込むようにしたいわゆるハン
ドシエイク形式のインタフエイス方式に関する。
処理装置に転送または移送するにあたり、その情
報を一旦メモリにストアし、このストア内容を他
方の処理装置が読み込むようにしたいわゆるハン
ドシエイク形式のインタフエイス方式に関する。
先行技術では、転送にあたつて一方の処理装置
から他方の処理装置に起動命令信号を与えてお
り、この起動命令信号はパルスの立上りまたは立
下りであるので、ノイズによつて誤動作を生じ
る。特に相補形金属酸化膜半導体（略称Ｃ―
MOS）を用いたトランジスタ―トランジスタ論
理回路（略称TTL）によつて処理装置が実現さ
れている場合には、電源出力や静電気などによつ
て生じるノイズの悪影響を受けやすい傾向があ
る。
から他方の処理装置に起動命令信号を与えてお
り、この起動命令信号はパルスの立上りまたは立
下りであるので、ノイズによつて誤動作を生じ
る。特に相補形金属酸化膜半導体（略称Ｃ―
MOS）を用いたトランジスタ―トランジスタ論
理回路（略称TTL）によつて処理装置が実現さ
れている場合には、電源出力や静電気などによつ
て生じるノイズの悪影響を受けやすい傾向があ
る。
本発明の主な目的は、ノイズによる誤動作を防
止したインタフエイス方式を提供することであ
る。
止したインタフエイス方式を提供することであ
る。
本発明は、一方の処理装置からの情報をメモリ
に一旦ストアし、このストア内容を他方の処理装
置によつて読み込んで処理するようにしたインタ
フエイス方式において、 一方処理装置から他方処理装置には第１制御ラ
インHREQを介して第１起動命令信号が与えら
れ、 他方処理装置から一方処理装置には第２制御ラ
インSREQを介して第２起動命令信号が与えら
れ、 一方および他方処理装置ならびにメモリは、ア
ドレスバスABおよびデータバスDBを介してそれ
ぞれ接続され、 一方処理装置から第１制御ラインHREQに第１
起動信号を導出して、他方処理装置に対してアド
レスバスABおよびデータバスDBの使用を要求
し、引き続いて、一方処理装置からアドレスバス
ABを介するアドレス信号によつて指定されたメ
モリのストア領域に一方処理装置からデータバス
DBを介する情報を書き込み、 これによつて他方処理装置は第２制御ライン
SREQに第２起動命令信号を導出して、一方処理
装置に対してアドレスバスABおよびデータバス
DBの使用を要求し、引き続いて、他方処理装置
からアドレスバスABを介するアドレス信号によ
つて指定されたメモリのストア領域を情報をデー
タバスDBを介して他方処理装置に読み込み、さ
らに引き続いて、この読み込みの終了後に、他方
処理装置はメモリの予め定めたストア領域に再書
き込み防止コードをストアし、 その後は、他方処理装置が第２制御ライン
SREQを介して第２起動命令信号を導出すると
き、前記予め定めたストア領域をアドレス指定し
て、再読み込みコードを読み出すことを特徴とす
るインタフエイス方式である。
に一旦ストアし、このストア内容を他方の処理装
置によつて読み込んで処理するようにしたインタ
フエイス方式において、 一方処理装置から他方処理装置には第１制御ラ
インHREQを介して第１起動命令信号が与えら
れ、 他方処理装置から一方処理装置には第２制御ラ
インSREQを介して第２起動命令信号が与えら
れ、 一方および他方処理装置ならびにメモリは、ア
ドレスバスABおよびデータバスDBを介してそれ
ぞれ接続され、 一方処理装置から第１制御ラインHREQに第１
起動信号を導出して、他方処理装置に対してアド
レスバスABおよびデータバスDBの使用を要求
し、引き続いて、一方処理装置からアドレスバス
ABを介するアドレス信号によつて指定されたメ
モリのストア領域に一方処理装置からデータバス
DBを介する情報を書き込み、 これによつて他方処理装置は第２制御ライン
SREQに第２起動命令信号を導出して、一方処理
装置に対してアドレスバスABおよびデータバス
DBの使用を要求し、引き続いて、他方処理装置
からアドレスバスABを介するアドレス信号によ
つて指定されたメモリのストア領域を情報をデー
タバスDBを介して他方処理装置に読み込み、さ
らに引き続いて、この読み込みの終了後に、他方
処理装置はメモリの予め定めたストア領域に再書
き込み防止コードをストアし、 その後は、他方処理装置が第２制御ライン
SREQを介して第２起動命令信号を導出すると
き、前記予め定めたストア領域をアドレス指定し
て、再読み込みコードを読み出すことを特徴とす
るインタフエイス方式である。
第１図は本発明の一実施例のブロツク図であ
る。一方の処理装置としてのホスト中央処理装置
１からは、制御ラインHREQを介して他方の処理
装置としてのスレーブ中央処理装置２に、起動命
令信号が与えられる。また、スレーブ中央処理装
置２からは、制御ラインSREQを介してホスト中
央処理装置１に起動命令信号が与えられる。ホス
ト中央処理装置１とスレーブ中央処理装置２と
は、データバスDBとアドレスバスABとを介して
中継用のランダムアクセスメモリ３に結合され
る。制御ラインHREQの起動命令信号は、ホスト
中央処理装置１がスレーブ中央処理装置２に、バ
スDB，ABの使用を要求する信号である。制御ラ
インSREQの起動命令信号は、スレーブ中央処理
装置２がホスト中央処理装置１に対してバス
DB，ABの使用を要求する信号である。
る。一方の処理装置としてのホスト中央処理装置
１からは、制御ラインHREQを介して他方の処理
装置としてのスレーブ中央処理装置２に、起動命
令信号が与えられる。また、スレーブ中央処理装
置２からは、制御ラインSREQを介してホスト中
央処理装置１に起動命令信号が与えられる。ホス
ト中央処理装置１とスレーブ中央処理装置２と
は、データバスDBとアドレスバスABとを介して
中継用のランダムアクセスメモリ３に結合され
る。制御ラインHREQの起動命令信号は、ホスト
中央処理装置１がスレーブ中央処理装置２に、バ
スDB，ABの使用を要求する信号である。制御ラ
インSREQの起動命令信号は、スレーブ中央処理
装置２がホスト中央処理装置１に対してバス
DB，ABの使用を要求する信号である。
第２図を参照して、ホスト中央処理装置１から
の情報をスレーブ中央処理装置２に転送する動作
を説明する。ホスト中央処理装置１は、時刻ｔ１
においてバスDB，ABの使用を要求するために制
御ラインHREQにインアクテイブレベルｌ１から
アクテイブレベルｌ２のパルスを与える。この立
上り４はスレーブ中央処理装置２に入力される。
そのためスレーブ中央処理装置２は、時刻ｔ２に
おいて制御ラインSREQをアクテイブレベルｌ３
からインアクテイブレベルｌ４として、時刻ｔ２
以前まで実行していた処理動作を休止する。そこ
で、時刻ｔ２からｔ３までの期間において、ホス
ト中央処理装置１はランダムアクセスメモリ３
に、当業者によく知られるようにアドレスバス
ABを介するアドレス信号によつて指定したスト
ア領域に、データバスDBを介する情報を書き込
む。時刻ｔ３において、ホスト中央処理装置は書
き込みを終了して制御ラインHREQをインアクテ
イブレベルｌ１とする。そのためスレーブ中央処
理装置２は時刻ｔ４において制御ラインSREQを
アクテイブレベルｌ３とする。時刻ｔ４からｔ５
までの期間においてスレーブ中央処理装置２は、
ランダムアクセスメモリ３に、当業者によく知ら
れているようにアドレスバスABからのアドレス
信号によつて指定したストア領域にストアされて
いる内容を、データバスDBを介して読み込む。
時刻ｔ５においてストア内容の読み込み動作を終
了したスレーブ中央処理装置２は、時刻ｔ６まで
の期間において予め定めた再読み込み防止コード
を書き込む。時刻ｔ６において再読み込み防止コ
ードを書き込んでしまつた後、制御ラインSREQ
をインアクテイブレベルｌ４とする。
の情報をスレーブ中央処理装置２に転送する動作
を説明する。ホスト中央処理装置１は、時刻ｔ１
においてバスDB，ABの使用を要求するために制
御ラインHREQにインアクテイブレベルｌ１から
アクテイブレベルｌ２のパルスを与える。この立
上り４はスレーブ中央処理装置２に入力される。
そのためスレーブ中央処理装置２は、時刻ｔ２に
おいて制御ラインSREQをアクテイブレベルｌ３
からインアクテイブレベルｌ４として、時刻ｔ２
以前まで実行していた処理動作を休止する。そこ
で、時刻ｔ２からｔ３までの期間において、ホス
ト中央処理装置１はランダムアクセスメモリ３
に、当業者によく知られるようにアドレスバス
ABを介するアドレス信号によつて指定したスト
ア領域に、データバスDBを介する情報を書き込
む。時刻ｔ３において、ホスト中央処理装置は書
き込みを終了して制御ラインHREQをインアクテ
イブレベルｌ１とする。そのためスレーブ中央処
理装置２は時刻ｔ４において制御ラインSREQを
アクテイブレベルｌ３とする。時刻ｔ４からｔ５
までの期間においてスレーブ中央処理装置２は、
ランダムアクセスメモリ３に、当業者によく知ら
れているようにアドレスバスABからのアドレス
信号によつて指定したストア領域にストアされて
いる内容を、データバスDBを介して読み込む。
時刻ｔ５においてストア内容の読み込み動作を終
了したスレーブ中央処理装置２は、時刻ｔ６まで
の期間において予め定めた再読み込み防止コード
を書き込む。時刻ｔ６において再読み込み防止コ
ードを書き込んでしまつた後、制御ラインSREQ
をインアクテイブレベルｌ４とする。
その後、制御ラインHREQに、時刻ｔ７から時
刻ｔ８までアクテイブレベルｌ２であるノイズが
混入した場合を想定する。スレーブ中央処理装置
２は、時刻ｔ８における制御ラインHREQのアク
テイブレベルｌ２からインアクテイブレベルｌ１
への立下りを検出して、前述の時刻ｔ３における
動作と同様に、ランダムアクセスメモリ３のスト
ア内容を読み込む。この読み込み動作は時刻ｔ９
から時刻ｔ１０までの期間において行なわれる。
ランダムアクセスメモリ３には、再読み込み防止
コードがストアされており、したがつてスレーブ
中央処理装置２はこの再読み込み防止コードを読
み込むだけであり、そのためスレーブ中央処理装
置２が誤動作をすることがない。
刻ｔ８までアクテイブレベルｌ２であるノイズが
混入した場合を想定する。スレーブ中央処理装置
２は、時刻ｔ８における制御ラインHREQのアク
テイブレベルｌ２からインアクテイブレベルｌ１
への立下りを検出して、前述の時刻ｔ３における
動作と同様に、ランダムアクセスメモリ３のスト
ア内容を読み込む。この読み込み動作は時刻ｔ９
から時刻ｔ１０までの期間において行なわれる。
ランダムアクセスメモリ３には、再読み込み防止
コードがストアされており、したがつてスレーブ
中央処理装置２はこの再読み込み防止コードを読
み込むだけであり、そのためスレーブ中央処理装
置２が誤動作をすることがない。
再読み込み防止コードは、ランダムアクセスメ
モリ３において、(1)ホスト中央処理装置１からの
情報がスレーブ中央処理装置２に転送された後に
おける同一アドレスのストア領域にストアされて
もよく、(2)あるいはホスト中央処理装置１からの
情報がスレーブ中央処理装置２に転送または移送
された後においてその情報がストアされているス
トア領域とは異なるアドレスを有するストア領域
にストアされ、時刻ｔ６以降においてはその再読
み込み防止コードがストアされているアドレスを
スレーブ中央処理装置２がアドレス指定して再読
み込み防止コードを読み込むようにしてもよい。
モリ３において、(1)ホスト中央処理装置１からの
情報がスレーブ中央処理装置２に転送された後に
おける同一アドレスのストア領域にストアされて
もよく、(2)あるいはホスト中央処理装置１からの
情報がスレーブ中央処理装置２に転送または移送
された後においてその情報がストアされているス
トア領域とは異なるアドレスを有するストア領域
にストアされ、時刻ｔ６以降においてはその再読
み込み防止コードがストアされているアドレスを
スレーブ中央処理装置２がアドレス指定して再読
み込み防止コードを読み込むようにしてもよい。
上述の実施例では、制御ラインHREQ上のノイ
ズに対する誤動作を防止することによつて、他の
制御ラインSREQやバスDB，AB上のノイズに対
する誤動作のみを防止した場合に比べて、信頼性
を著しく向上することができる。その理由を述べ
ると、制御ラインSREQの信号は制御ライン
HREQの信号によるいわばレスポンスとしての意
味を有し、したがつて制御ラインSREQからノイ
ズが排除されるべき期間はホスト中央処理装置１
が制御ラインSREQからの信号を受信すべき期間
中に受信する時間だけであり、この時間は短いか
らである。またDB，ABの信号には、ランダムア
クセスメモリ３のアクセス時間のみノイズが混入
されていなければよく、この時間は短いからであ
る。
ズに対する誤動作を防止することによつて、他の
制御ラインSREQやバスDB，AB上のノイズに対
する誤動作のみを防止した場合に比べて、信頼性
を著しく向上することができる。その理由を述べ
ると、制御ラインSREQの信号は制御ライン
HREQの信号によるいわばレスポンスとしての意
味を有し、したがつて制御ラインSREQからノイ
ズが排除されるべき期間はホスト中央処理装置１
が制御ラインSREQからの信号を受信すべき期間
中に受信する時間だけであり、この時間は短いか
らである。またDB，ABの信号には、ランダムア
クセスメモリ３のアクセス時間のみノイズが混入
されていなければよく、この時間は短いからであ
る。
処理装置として上述の実施例ではホスト中央処
理装置１とスレーブ中央処理装置２とが用いられ
たけれども、本発明の他の実施例として単一の中
央処理装置と単一の入出力制御装置とが用いられ
てもよく、その他の処理装置であつてもよい。
理装置１とスレーブ中央処理装置２とが用いられ
たけれども、本発明の他の実施例として単一の中
央処理装置と単一の入出力制御装置とが用いられ
てもよく、その他の処理装置であつてもよい。
以上のように本発明によれば、一方の処理装置
の情報をメモリにストアし、このストア内容を他
方の処理装置が読み込んだ後は、他方処理装置は
そのメモリに再読み込み防止コードをストアし、
以後はその再読み込み防止コードを読み込むだけ
とし、これによつて一方処理装置からの同一情報
が再び他方処理装置によつて読み込まれることが
防がれる。そのためノイズによつて誤動作するお
それが無くなる。
の情報をメモリにストアし、このストア内容を他
方の処理装置が読み込んだ後は、他方処理装置は
そのメモリに再読み込み防止コードをストアし、
以後はその再読み込み防止コードを読み込むだけ
とし、これによつて一方処理装置からの同一情報
が再び他方処理装置によつて読み込まれることが
防がれる。そのためノイズによつて誤動作するお
それが無くなる。
第１図は本発明の一実施例のブロツク図、第２
図はその動作を説明するための波形図である。 １…ホスト中央処理装置、２…スレーブ中央処
理装置、３…ランダムアクセスメモリ、HREQ，
SREQ…制御ライン、DB…データバス、AB…ア
ドレスバス。
図はその動作を説明するための波形図である。 １…ホスト中央処理装置、２…スレーブ中央処
理装置、３…ランダムアクセスメモリ、HREQ，
SREQ…制御ライン、DB…データバス、AB…ア
ドレスバス。
Claims (1)
- 【特許請求の範囲】 １ 一方の処理装置からの情報をメモリに一旦ス
トアし、このストア内容を他方の処理装置によつ
て読み込んで処理するようにしたインタフエイス
方式において、 一方処理装置から他方処理装置には第１制御ラ
インHREQを介して第１起動命令信号が与えら
れ、 他方処理装置装置から一方処理装置には第２制
御ラインSREQを介して第２起動命令信号が与え
られ、 一方および他方処理装置ならびにメモリは、ア
ドレスバスABおよびデータバスDBを介してそれ
ぞれ接続され、 一方処理装置から第１制御ラインHREQに第１
起動信号を導出して、他方処理装置に対してアド
レスバスABおよびデータバスDBの使用を要求
し、引き続いて、一方処理装置からアドレスバス
ABを介するアドレス信号によつて指定されたメ
モリのストア領域に一方処理装置からデータバス
DBを介する情報を書き込み、 これによつて他方処理装置は第２制御ライン
SREQに第２起動命令信号を導出して、一方処理
装置に対してアドレスバスABおよびデータバス
DBの使用を要求し、引き続いて、他方処理装置
からアドレスバスABを介するアドレス信号によ
つて指定されたメモリのストア領域の情報をデー
タバスDBを介して他方処理装置に読み込み、さ
らに引き続いて、この読み込みの終了後に、他方
処理装置はメモリの予め定めたストア領域に再書
き込み防止コードをストアし、 その後は他方処理装置が第２制御ラインSREQ
を介して第２起動命令信号を導出するとき、前記
予め定めたストア領域をアドレス指定して、再読
み込みコードを読み出すことを特徴とするインタ
フエイス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5317480A JPS56149661A (en) | 1980-04-21 | 1980-04-21 | Interface system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5317480A JPS56149661A (en) | 1980-04-21 | 1980-04-21 | Interface system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56149661A JPS56149661A (en) | 1981-11-19 |
| JPS6113624B2 true JPS6113624B2 (ja) | 1986-04-14 |
Family
ID=12935487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5317480A Granted JPS56149661A (en) | 1980-04-21 | 1980-04-21 | Interface system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56149661A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200096134A (ko) | 2019-02-01 | 2020-08-11 | 가부시키가이샤 에바라 세이사꾸쇼 | 기판 처리 장치, 및 기판 처리 방법 |
-
1980
- 1980-04-21 JP JP5317480A patent/JPS56149661A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200096134A (ko) | 2019-02-01 | 2020-08-11 | 가부시키가이샤 에바라 세이사꾸쇼 | 기판 처리 장치, 및 기판 처리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56149661A (en) | 1981-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6113624B2 (ja) | ||
| JPH0259552B2 (ja) | ||
| JPS61165170A (ja) | バス制御方式 | |
| WO1985003372A1 (en) | Data transmitting/receiving system for transmitting data to and from auxiliary memory device | |
| US5732226A (en) | Apparatus for granting either a CPU data bus or a memory data bus or a memory data bus access to a PCI bus | |
| JP3028998B2 (ja) | Ｄｍａ転送回路 | |
| JPS6048566A (ja) | メモリバスアクセス方式 | |
| JP2968727B2 (ja) | ライト動作確認装置 | |
| JP2876488B2 (ja) | 半導体ファイルメモリ装置 | |
| JP2588514Y2 (ja) | 通信制御装置 | |
| JPS6336022B2 (ja) | ||
| JPH0425958A (ja) | アドレスカウンタ制御方式 | |
| JPS589446B2 (ja) | デ−タ・バスのノイズ抑制方式 | |
| JPH0476152B2 (ja) | ||
| JPS59107498A (ja) | メモリのデ−タの読み出し方法 | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| KR950033853A (ko) | 고속정보전송이 가능한 인터페이스회로를 갖는 컴퓨터시스템 | |
| JPS6023429B2 (ja) | 記憶装置 | |
| JPS60140451A (ja) | メモリバス方式 | |
| JPS61166617A (ja) | リセツト制御方式 | |
| JPH0512121A (ja) | データ処理装置 | |
| JPH0351018B2 (ja) | ||
| JPS6224497A (ja) | メモリ回路 | |
| JPS60222925A (ja) | 磁気デイスク装置 | |
| JPS627583B2 (ja) |