JPS61135181A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPS61135181A JPS61135181A JP25698184A JP25698184A JPS61135181A JP S61135181 A JPS61135181 A JP S61135181A JP 25698184 A JP25698184 A JP 25698184A JP 25698184 A JP25698184 A JP 25698184A JP S61135181 A JPS61135181 A JP S61135181A
- Authority
- JP
- Japan
- Prior art keywords
- grooves
- layer
- bypass
- laser
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光通信等に利用される半導体レーザに関わり、
特に闇値電流が低く、発光効率の高い半導体レーザに関
するものである。
特に闇値電流が低く、発光効率の高い半導体レーザに関
するものである。
第３図は埋め込み型と呼ばれる公知の半導体レーザの構
造を示す断面模式図である。該構造のレーザは活性層３
２の上面及び下面かへテロ接合で、光の閉じ込めが良好
であり、発光効率も高いものが得られている。
造を示す断面模式図である。該構造のレーザは活性層３
２の上面及び下面かへテロ接合で、光の閉じ込めが良好
であり、発光効率も高いものが得られている。
しかしながら該構造のものは、レーザ形成後の基板表面
が平坦にならない、発光領域であるストライプ部分に比
べて埋め込まれろ部分の面積が大きいのでピンホール等
に起因する電流リークが発生し易い、高温での特性劣化
が大きい、等の欠点を持っている。
が平坦にならない、発光領域であるストライプ部分に比
べて埋め込まれろ部分の面積が大きいのでピンホール等
に起因する電流リークが発生し易い、高温での特性劣化
が大きい、等の欠点を持っている。
これらの欠点を解消するものとして、近年第４図に断面
構造を模式的に示すレーザが提本された。
構造を模式的に示すレーザが提本された。
このレーザでは、第３図の構造ではストライプを画定す
る領域３６．３７が図の横方向に拡がって形成されてい
るのに対し、チャネルと呼ばれる２本の平行な溝４８で
ストライプを画定する構造を採うている。これによって
前記の火車は解消されているものの、新たな問題点が生
じている。
る領域３６．３７が図の横方向に拡がって形成されてい
るのに対し、チャネルと呼ばれる２本の平行な溝４８で
ストライプを画定する構造を採うている。これによって
前記の火車は解消されているものの、新たな問題点が生
じている。
第３図のレーザでは構造上不可避的に存在するリーク電
流は、活性層上のｐ−ＩｎＰ層３３からメサ側面のｐ−
ＩｎＰ層３６を経てｎ−［ｎＰ基板３１に抜けるものだ
けであり、これは順方向の立ち上がり電圧の大きい［ｎ
Ｐホモ接合を通過するものであるから、殆ど問題になら
ない程度の電流値であるのに対して、第４図の構造のレ
ーザでは、図中に矢印で示したように溝４８内のｐ−Ｉ
ｎＰ層４６を横切り、ｐ−ＩｎＰ層４３′及び４元化合
物層４２′を経て基板４１に至る電流（以下、バイパス
電流と記す）が流れることになる。
流は、活性層上のｐ−ＩｎＰ層３３からメサ側面のｐ−
ＩｎＰ層３６を経てｎ−［ｎＰ基板３１に抜けるものだ
けであり、これは順方向の立ち上がり電圧の大きい［ｎ
Ｐホモ接合を通過するものであるから、殆ど問題になら
ない程度の電流値であるのに対して、第４図の構造のレ
ーザでは、図中に矢印で示したように溝４８内のｐ−Ｉ
ｎＰ層４６を横切り、ｐ−ＩｎＰ層４３′及び４元化合
物層４２′を経て基板４１に至る電流（以下、バイパス
電流と記す）が流れることになる。
このバイパス電流は、−面ではレーザのＬ−１特性のη
値を大きくし、高温での動作特性を改善する効果をもた
らすものではあるが、閾値電流を大幅に増加させるとい
うマイナスの効果があり、この電流を最適値に制御する
技術が求められている。
値を大きくし、高温での動作特性を改善する効果をもた
らすものではあるが、閾値電流を大幅に増加させるとい
うマイナスの効果があり、この電流を最適値に制御する
技術が求められている。
従来考えられている方法は、ｐ−ＩｎＰ層４６のキャリ
ア濃度を低くする。溝４８の幅を大にする等であるが、
これらはいずれも、素子特性に無関係に独立して制御し
得る要素ではないため、バイパス電流値を最適に制御す
ることは事実上不可能であった。
ア濃度を低くする。溝４８の幅を大にする等であるが、
これらはいずれも、素子特性に無関係に独立して制御し
得る要素ではないため、バイパス電流値を最適に制御す
ることは事実上不可能であった。
本発明に於いては、発光領域であるストライプ領域を画
定する２本の平行溝に加えて、縦溝の外にこれと連続し
且つこれに平行でない複数の溝を設け、これら２種の溝
を基板と同種の単結晶によって充填する構造を採り、後
者の溝の数や幅等の幾何学的形状を適宜選択することに
よってバイパス電流値を最適値に制御している。
定する２本の平行溝に加えて、縦溝の外にこれと連続し
且つこれに平行でない複数の溝を設け、これら２種の溝
を基板と同種の単結晶によって充填する構造を採り、後
者の溝の数や幅等の幾何学的形状を適宜選択することに
よってバイパス電流値を最適値に制御している。
本発明の構造のレーザでは、ストライプ領域を画定する
溝の外に、これに連続する複数の溝を設けているので、
バイパス電流の流れる部分と流れない部分が存在し、両
者の比率によってバイパス電流がａｍされることになり
、比較的容易に該電流値を最適値となすことが出来る。
溝の外に、これに連続する複数の溝を設けているので、
バイパス電流の流れる部分と流れない部分が存在し、両
者の比率によってバイパス電流がａｍされることになり
、比較的容易に該電流値を最適値となすことが出来る。
第１図に本発明の一つの実施例を示す。
同図Ｃａ）はこの実施例の平面形状を示す図であって、
１０はレーザ発光するストライプ部分、１８はストライ
プを画定する溝である。１９はこれらの溝に連続して設
けられているｉ４２の溝であ−って、同図（ｂ）に示さ
れるＢ−Ｂ’断面から明らかなように、ストライプ画定
用の溝１８と同様、ｐ−ＩｎＰ層１６． ｎ −１ｎ
ＰＩｉ１７によって埋められており、その上には基板
全面にわたってｐ−ＩｎＰ層１４＋ ｐ−Ｉｎ＋−ｘ
ＧａｘＡｌ’ｔ−ｙＰｙ層１５が設けられている。同図
（Ｃ）はｃ−ｃ ’断面であり、この部分は第４図と同
じ構成で充填されている。
１０はレーザ発光するストライプ部分、１８はストライ
プを画定する溝である。１９はこれらの溝に連続して設
けられているｉ４２の溝であ−って、同図（ｂ）に示さ
れるＢ−Ｂ’断面から明らかなように、ストライプ画定
用の溝１８と同様、ｐ−ＩｎＰ層１６． ｎ −１ｎ
ＰＩｉ１７によって埋められており、その上には基板
全面にわたってｐ−ＩｎＰ層１４＋ ｐ−Ｉｎ＋−ｘ
ＧａｘＡｌ’ｔ−ｙＰｙ層１５が設けられている。同図
（Ｃ）はｃ−ｃ ’断面であり、この部分は第４図と同
じ構成で充填されている。
第１図のレーザで溝１９の設けられている部分は、その
断面図から明らかなように、第３図のものに類似の構造
を持ち、バイパス電流は流れない、これに対し、溝１９
の無い部分は第４図のものに相当し、バイパス電流が流
れる。このバイパス電流は図中にＣで示された寸法に比
例するので、溝１９の幅すと溝間の幅Ｃとの比を、或い
はす、 ｃ夫々の累計値の比を、適当に選ぶことによ
って（例えばｂ：ｃ−１；５）バイパス電流を最適値に
設定することが出来る。
断面図から明らかなように、第３図のものに類似の構造
を持ち、バイパス電流は流れない、これに対し、溝１９
の無い部分は第４図のものに相当し、バイパス電流が流
れる。このバイパス電流は図中にＣで示された寸法に比
例するので、溝１９の幅すと溝間の幅Ｃとの比を、或い
はす、 ｃ夫々の累計値の比を、適当に選ぶことによ
って（例えばｂ：ｃ−１；５）バイパス電流を最適値に
設定することが出来る。
本実施例では、溝１９は溝１８に対して直角方向に設け
られているが、直角に限定されるものでないことは溝１
９の作用効果から容易に理解することが出来るであろう
。
られているが、直角に限定されるものでないことは溝１
９の作用効果から容易に理解することが出来るであろう
。
かかる構造は、例えば、次のような処理によって実現す
ることが出来る。
ることが出来る。
まず、（ｌ Ｇ Ｏ）面のｎ−１ｎＰ基板上にｎ−Ｉｎ
Ｐ、不純物を添加しないＩ ｎＩ−＋＋ＣｒａＩＩＡ３
＋−ｙ Ｐ Ｆｌｐ−ＩｎＰを順次液相エピタキシャル
成長させる。
Ｐ、不純物を添加しないＩ ｎＩ−＋＋ＣｒａＩＩＡ３
＋−ｙ Ｐ Ｆｌｐ−ＩｎＰを順次液相エピタキシャル
成長させる。
この時の各層の成長融液の組成は夫々の層に対して、Ｉ
ｎ：ｌｎＰ：Ｓｎ−１ｇ：５．５ｍｇ：３０ｍｇ、Ｉｎ
： ＩｎＡｓ ＋ＧａＡｓ ： ＩｎＰ−１ｇ： ４４
．３ｍｇ ： ９．２ｍｇ ： １．５ｍｇ、 Ｉ ｎ
ｓ ＩｎＰ： Ｃｄ＝ｌ ｇ ： ５．５ｍｇ ：
３０ｍｇである。成長開始温度は６００℃、降温速度０
．７℃／１１１１＋、＋各成長時間３００秒、５秒、１
０秒で、夫々２μｍ。
ｎ：ｌｎＰ：Ｓｎ−１ｇ：５．５ｍｇ：３０ｍｇ、Ｉｎ
： ＩｎＡｓ ＋ＧａＡｓ ： ＩｎＰ−１ｇ： ４４
．３ｍｇ ： ９．２ｍｇ ： １．５ｍｇ、 Ｉ ｎ
ｓ ＩｎＰ： Ｃｄ＝ｌ ｇ ： ５．５ｍｇ ：
３０ｍｇである。成長開始温度は６００℃、降温速度０
．７℃／１１１１＋、＋各成長時間３００秒、５秒、１
０秒で、夫々２μｍ。
０．２μｍ、０．３μｍの成長層が得られる。
次にフォトプロセスによって、２種の溝をエンチング形
成するためのＳｉｎ、マスクを作成する。
成するためのＳｉｎ、マスクを作成する。
このマスクの形状は第１図（ａ）に示されたものと同一
である０図に記入された記号によって各部分の寸法の一
例を紹介すると、ａ＝７μｍ、ｂｘ２μｍ、ｃ＝ＩＱμ
ｍ、ストライブの幅は５μｍである。エツチングはＢｒ
メタノール系のエツチング液を使用し、深さ２．５μｍ
の溝を形成する。
である０図に記入された記号によって各部分の寸法の一
例を紹介すると、ａ＝７μｍ、ｂｘ２μｍ、ｃ＝ＩＱμ
ｍ、ストライブの幅は５μｍである。エツチングはＢｒ
メタノール系のエツチング液を使用し、深さ２．５μｍ
の溝を形成する。
この状態の断面図を第２図（ａ）、（ｂ）に示す。
これらは夫々第１図（ｂ）、 （ｃ）に対応する部分で
ある。
ある。
基板表面のＳ ＩＯｘを除去した後、液相エピタキシャ
ル成長によって、ｐ−ｒｎＰ層＋ ｎ −１ｎ Ｐ層、
ｐ −Ｉ ｎ Ｐ Ｎｌｐ −Ｉｎ＋−ｘＧａｘＡｓ＋
−ｙＰ Ｐ層を順次成長させる。この時の各層の成長融
液の組成は夫々の層に対して、ｆｎ：ＩｎＰ；Ｃｄ−１
ｇ：５．１ｍｇ：３０ｍｇ、Ｉｎ：ＩｎＰ：Ｓｎ＝１ｇ
：５゜１ｍｇ二３０ｍｇ、Ｉｎ：ＩｎＰ：Ｃｄ＝１ｇ：
５．５ｍｇ：３０ｍｇ、Ｉｎ： ［ｎＡｓ：ＧａＡｓ：
ＩｎＰ：Ｚｎ−１ｇ：４４．３ｍｇ：９．２ｍｇ ：
１．５ｍｇ ： ０．２５ｍｇである。成長開始温度は
６００℃、降温速度０．７℃／ｍｉｎ、各層の成長時間
は２０秒、５０秒、１００秒、４０秒で、２種類の溝は
いずれも良好な状態に埋め込まれる。
ル成長によって、ｐ−ｒｎＰ層＋ ｎ −１ｎ Ｐ層、
ｐ −Ｉ ｎ Ｐ Ｎｌｐ −Ｉｎ＋−ｘＧａｘＡｓ＋
−ｙＰ Ｐ層を順次成長させる。この時の各層の成長融
液の組成は夫々の層に対して、ｆｎ：ＩｎＰ；Ｃｄ−１
ｇ：５．１ｍｇ：３０ｍｇ、Ｉｎ：ＩｎＰ：Ｓｎ＝１ｇ
：５゜１ｍｇ二３０ｍｇ、Ｉｎ：ＩｎＰ：Ｃｄ＝１ｇ：
５．５ｍｇ：３０ｍｇ、Ｉｎ： ［ｎＡｓ：ＧａＡｓ：
ＩｎＰ：Ｚｎ−１ｇ：４４．３ｍｇ：９．２ｍｇ ：
１．５ｍｇ ： ０．２５ｍｇである。成長開始温度は
６００℃、降温速度０．７℃／ｍｉｎ、各層の成長時間
は２０秒、５０秒、１００秒、４０秒で、２種類の溝は
いずれも良好な状態に埋め込まれる。
以上の処理によって第１図の構造が実現する。
本発明の構造は第３図の構造と第４図の構造を合わせ持
つものと見ることも出来る。即ち、溝１９が形成された
部分は第３図に相当する構造を持ち、ここにはバイパス
電流は流れないが、溝１９が形成されない部分は第４図
のダブルチャネル型に相当する構造であり、その幅Ｃの
大きさに応じてバイパス電流が流れる。
つものと見ることも出来る。即ち、溝１９が形成された
部分は第３図に相当する構造を持ち、ここにはバイパス
電流は流れないが、溝１９が形成されない部分は第４図
のダブルチャネル型に相当する構造であり、その幅Ｃの
大きさに応じてバイパス電流が流れる。
従って、バイパス電流の流れる部分の幅Ｃと流れない部
分の幅ｄとの比を適当に選ぶことによって、高温特性を
改善するためのバイパス電流の値を、レーザの発光領域
の設計とは独立に最適値に設定することが可能になる。
分の幅ｄとの比を適当に選ぶことによって、高温特性を
改善するためのバイパス電流の値を、レーザの発光領域
の設計とは独立に最適値に設定することが可能になる。
上記実施例の処理を施したウェファに、ｐ側はＴｉ／Ｐ
ｔ／Ａｕ積層電極を、ｎ側はＡｕ−Ｇｅ合金電橿を設け
、共振器長３００μｍに臂開し、ステム上の５１サブマ
ウントにｐ側を下にして取り付け、特性を測定したとこ
ろ、常温で闇値電流＜ ｒ ｔｈ）１５ｍＡ、効率（η
）０．３ｍｗ／ｍＡ／ｆａｃｅｔという良好な特性を得
た。また７０℃に於ける高温特性も１ｔｈ〜３５ｍＡ、
１７〜０．３という優れたものであった。更に、製造歩
留りは第３図のものよりも大幅に向上し、第４図のもの
に近い値を示した。
ｔ／Ａｕ積層電極を、ｎ側はＡｕ−Ｇｅ合金電橿を設け
、共振器長３００μｍに臂開し、ステム上の５１サブマ
ウントにｐ側を下にして取り付け、特性を測定したとこ
ろ、常温で闇値電流＜ ｒ ｔｈ）１５ｍＡ、効率（η
）０．３ｍｗ／ｍＡ／ｆａｃｅｔという良好な特性を得
た。また７０℃に於ける高温特性も１ｔｈ〜３５ｍＡ、
１７〜０．３という優れたものであった。更に、製造歩
留りは第３図のものよりも大幅に向上し、第４図のもの
に近い値を示した。
以上説明したように本発明による半導体発光装置に於い
ては、バイパス電流の値を最適値に設定することが可能
になり、歩留りも大幅に向上する等、著しい工業的成果
を示す。
ては、バイパス電流の値を最適値に設定することが可能
になり、歩留りも大幅に向上する等、著しい工業的成果
を示す。
第１図は本発明の実施例の平面図及び断面模式第２図は
本発明の詳細な説明するための断面模式図、 第３図、第４図は従来技術を示す断面模式図であって、 図に於いて、 １０はレーザ動作領域であるストライブ、１１．３１．
４１はｎ−ＩｎＰ基板、 １２、３２．４２はＩ ｎ＋−＊ＧａｘＡｓ＋−ｙＰ
Ｆ活性層、１３．３３．４３はｐ−１ｎＰ。 １４．４４はｐ−１ｎＰ。 １５．３５．４５はＰ”−１１１＋−ｇＧａｗＡ！＋−
ｙＰｙ、１６．３６．４６は９−１ｒｉＰ。 １７．３７．４７はｎ−１ｎＰ。 １８．１９．４８は溝である。 代理人 弁理士 松岡宏四部口ｐ １−二三 菓２ 区［
本発明の詳細な説明するための断面模式図、 第３図、第４図は従来技術を示す断面模式図であって、 図に於いて、 １０はレーザ動作領域であるストライブ、１１．３１．
４１はｎ−ＩｎＰ基板、 １２、３２．４２はＩ ｎ＋−＊ＧａｘＡｓ＋−ｙＰ
Ｆ活性層、１３．３３．４３はｐ−１ｎＰ。 １４．４４はｐ−１ｎＰ。 １５．３５．４５はＰ”−１１１＋−ｇＧａｗＡ！＋−
ｙＰｙ、１６．３６．４６は９−１ｒｉＰ。 １７．３７．４７はｎ−１ｎＰ。 １８．１９．４８は溝である。 代理人 弁理士 松岡宏四部口ｐ １−二三 菓２ 区［
Claims (2)
- （１）半導体基板上にダブルヘテロ接合の活性層が形成
され、該活性層より成る発光領域を挟んで設けられた２
本の平行な溝と、該溝に連続し且つ発光領域の無い側に
延在する複数の溝とを有し、前記２種類の溝は前記半導
体基板と同材料の半導体結晶によって埋められているこ
とを特徴とする半導体発光装置。 - （２）前記半導体基板はＩｎＰ単結晶であり、前記活性
領域はＩｎ＿１＿−＿ｘＧａ＿ｘＡｓ＿１＿−＿ｙＰ＿
ｙ単結晶であることを特徴とする特許請求の範囲第１項
記載の半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25698184A JPS61135181A (ja) | 1984-12-05 | 1984-12-05 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25698184A JPS61135181A (ja) | 1984-12-05 | 1984-12-05 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61135181A true JPS61135181A (ja) | 1986-06-23 |
Family
ID=17300061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25698184A Pending JPS61135181A (ja) | 1984-12-05 | 1984-12-05 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61135181A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4958202A (en) * | 1986-09-12 | 1990-09-18 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device and method of manufacturing the same |
| JP2016197657A (ja) * | 2015-04-03 | 2016-11-24 | 住友電気工業株式会社 | 量子カスケード半導体レーザ |
-
1984
- 1984-12-05 JP JP25698184A patent/JPS61135181A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4958202A (en) * | 1986-09-12 | 1990-09-18 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device and method of manufacturing the same |
| JP2016197657A (ja) * | 2015-04-03 | 2016-11-24 | 住友電気工業株式会社 | 量子カスケード半導体レーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPS61135181A (ja) | 半導体発光装置 | |
| JP2894186B2 (ja) | 光半導体装置 | |
| JPS589592B2 (ja) | 半導体発光装置の製造方法 | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH01184972A (ja) | 半導体レーザ装置 | |
| JPS6187385A (ja) | 埋め込み構造半導体レ−ザ | |
| JP2002026455A (ja) | 半導体光素子およびその製造方法 | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS61204993A (ja) | 半導体発光装置 | |
| JPS58118184A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JP2554852B2 (ja) | 半導体発光素子 | |
| JPS5843590A (ja) | 半導体レ−ザ | |
| JPS63129683A (ja) | 埋め込み構造半導体レ−ザの製造方法 | |
| JP2000244073A (ja) | 多波長集積化半導体レーザ装置 | |
| JPH0697707B2 (ja) | 半導体発光装置 | |
| JP3005998B2 (ja) | 半導体レーザの製造方法 | |
| JPH05129722A (ja) | 半導体レーザー | |
| JPS5967679A (ja) | 光双安定素子 | |
| JPH0810780B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH0138389B2 (ja) | ||
| JPS6144484A (ja) | 半導体レ−ザの製造方法 | |
| JPS6214116B2 (ja) |