JPS61134178A - カラ−画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデジタル複写機、ファクシミリ、電子ファイル
等の画像情報を電気的に取扱う装置において、カラー画
像データの入力に用いられるカラー画像読取装置に関す
るものである。

例えばカラーデジタル複写機においては、複写すべきカ
ラー原稿を色フィルタ等により色分解して読取り、この
読取った各色情報に色変換処理を行なってプリンタ動作
に必要なカラー信号を得る。

ところで、信号形態としては大きく分けるとアナログ信
号とデジタル信号の２通りある。デジタル信号はアナロ
グ信号に較べ、ノイズの影響を受けにくい等の長所があ
る。しかし、デジタル信号処理には量子化誤差やビット
落ち等の欠点もある。従って、前述の様に、原稿を色分
解して読取った各色情報をデジタル的に処理し、色変換
動作を行なうと、デジタル信号の欠点により、色変換処
理が正確になされず、良好なカラーバランスを維持でき
ない可能性もある。

また、前述の色変換処理のためには各色信号の位相合せ
を行なっていたが、この位相合せ動作により、色信号の
精度が落ちることもあった。

本発明は以上の欠点に鑑みてなされたもので、カラー画
像読取りにおける色変換処理を精度良く実行可能なカラ
ー画像読取装置を提供するものである。

即ち、画像を色分解して読取る読取手段と、上記読取手
段からの各色アナログ信号により色変換処理を行なう処
理手段と、上記変換手段の出力信号をデジタル値に変換
する変換手段とを有するカラー画像読取装置を提供する
ものであり、更には、位相差を有したままの各色アナロ
グ信号により色変換処理可能なカラー画像読取装置を提
供するものである。

次にこの発明の実施例を図面に従って説明する。

本実施例においては、原稿の読み取りにカラー密着セン
サを用いている。第１図（ａ）、　　（ｂ）にこのカラ
ー密着センナを用いた読取り部の構　　□成を示す。第
１図（ａ）に示されるように複数のＣＣＤチップを搭載
したセンナユニット１１とこのセンナユニット１１上に
配置された集束性ロッドレンズアレイ１２と集束性ロッ
ドレンズアレイ１２の側面付近に設けられた線状の光源
１３とが一体構造を成している。ただし、第１図Ｃａ）
では、線状の光源が１本しか示されていないが、実際に
はロッドレンズアレイ１２を挾む様に更に１本設けられ
る。この構成にょシ集束性ロッドレンズアレイ１２が光
源１３により照射さ、れた原稿からの反射光を同等縮少
させることなく、１対ｌの関係で、複数のＣＯＤチップ
上に結合させる。

また、センナユニット１１、集束性ロッドレンズアレイ
１２）光源１３はＪ１図（ｂ）　Ｋ：示されるごとく、
信号処理基板１６、センサユニット１１と信号処理基板
１６を接続するフレキシブル電線１５とともに移動体１
４に搭載されてお９、更に、移動体（原稿走査ユニット
）１４と本体との接続のた。めにフレキシブル電線１７
を用いている。

以上のようにしてセンナユニット１１のＣＯＤチップ上
に結像された光学像はＣＣＤの光電変換能力により電荷
に変換される。

この電荷はＣＣＤの電荷転送能力にょシ順次転送され画
像信号となる。

各部を詳細に説明する。密着壓カラーＣＣＤセンサユニ
ット１１は、第２図に示されるように、千鳥状に並べら
れた５個のＣＣＤチップ２１〜２５が設けられたセラミ
ック基板２６と、このセラミック基板２６をおおうカバ
ー２７、接続用のフレキシブル電線２８　ａ〜２８ｆか
ら成る。ＣＣＤチップ２１〜２５は、受光部がｐ−ｎフ
ォトダイオードから成シ、受光部の大きさは６２．５μ
ｍ　ＸＩ　５．５μｍであり、感光画素は第４図に示す
様に感光画素と接続されていない１２ピツトの空送シ画
素Ｄ１〜Ｄ１２Ａｇのシールドをほどこされた２４ビツ
トの光シールド画素ＤＩ３〜Ｄ３６．３６ビツトのダミ
ー画素Ｄ３７〜Ｄ７２．３０７２ビツトの有効信号画素
５Ｌ−８３０７２，２４ビツトの後端ダミー画素Ｄ７３
〜Ｄ７６の合計３１６８ビツトの受光部から構成されて
いる。

また、以上のようなＣＣＤチップ２１〜２５を第２図に
示されるように千鳥状に２列に配列している。この場合
、隣り合ったＣＣＤチップ、例えばＣＣＤチップ２２及
び２３は第３図に示されるように、副走査方向に受光部
の中心距離ｌをもって設けられている。又、これらのＣ
ＣＤチップ２１〜２５は配列方向（主走査方向）に沿っ
て互いに重なりを許して配列されている。

本実施例では中心距離ｌを４画素分の距離としている。

ＣＣＤチップ２１〜２５の受光部は、前述のとおり、左
端から空送り領域Ｄ１〜Ｄ１２）光シールド領域Ｄ１３
〜Ｄ３６、ダミー領域Ｄ３７〜Ｄ７２）有効画素領域Ｓ
１〜８３０７２）後端ダミー領域Ｄ７３〜Ｄ９６とから
なっており、この内の３０７２ビツトの有効画素領域Ｓ
Ｉ〜８３０７２を除いた領域を用いて互いに重なりを許
して配列される。これにより、読取有効領域は人３判の
短手の幅２９７堵より若干長い３２０順となる。

ＣＣＤチップ２１〜２５の受光部（フォトダイオード）
上にば、カラー信号を受るためた色フィルタを配置する
必要がある。この方法として、色フィルタとフォトダイ
オードであるＳｉ素子を接着剤で貼シ合わせる方法と、
Ｓｉ素子上に直接色フィルタを積層する方法とがある。

前者は、色フィルタをガラス基板上に製作すればよいが
、Ｓｉ素子との組合せの際に接着という余分な工程が必
要となシ、位置合せ誤差を生じゃすい。この接着誤差を
数μｍ以下におさえることはかなシ難しく、色再現性、
シェーディング特性の劣化を来す可能性がある。一方、
後者は単に色フィルタを８１素子の画素に合わせて製作
すればカラー素子が完成するため、工程は極めて単純で
、位置合せ精度を大幅に向上させることができる。よっ
て本実施例に用いたＣＣＤチップの色フィルタは後者の
ものを用いている。

次に具体的なフィルタ配列について説明する。

本実施例では、第５図の如ぐイエロ（Ｙｅ）、グリ−／
（Ｇ）　、シアン（Ｃｙ）の３色フィルタをこの順に繰
返して配列し、隣り合った３ビツトで読取時の１画素を
構成している。フィルタの外は既によシシールドされて
いる。

これら各色のフィルタの分光特性を第６図に示す。第６
図から明らかな様に、Ｙｅのフィルタの透過塞は曲線６
１で示される様に５００　ｎｍ付近から急増している。

Ｃｙのフィルタの透過藁は曲線６２で示される様に５０
０ｎｍ付近でビーク°を示している。Ｇのフィルタは、
本実施例ではＣｙフィルタとＹｅ　フィルタの重ね合せ
くよって得ているため透過惠は曲＄６３で示される様に
５００ｎｍ付近にピー゛りを示している。これらのフィ
ルタの分光特性において重要な点は、入間の視感度領域
外の７０Ｑｎｍ程度の波長に対しても透過高が零になら
ない点である。

ここで、色フィルタとＣＣＤチップ２１〜２５とは、忠
実な色再現、を達成するために人間の目と同様な機能を
果たさなければならない。ＣＣＤチップ２１〜２５の受
光部の分光特性は、第７図に示されるように５５Ｑｎｍ
程度の波長で最大となり、ｌｏｏｏｎｍ以上まで有限な
相対感度を有している。

つまり、本実施例での色フィルタを付けられたＣＣＤチ
ップの受光部は７ＱＱｎｍ以上の波長の光に対しても応
答が存在することになる。これに対し、人間の目の視感
度は７０Ｑｎｍ以上の波長に対しては零である。従って
、単にＣＣＤテップとＣｙ　、Ｇ、　Ｙｅの８フイルタ
との組合せだけでは人間の目と同一機能を果たすことは
できない。よって本実施例では後述する様に光源を特定
している。

次だ集束性ロッドレンズアレイ１２について説明する。

本実施例での集束性ロッドレンズアレイ１２は第８図に
示すｙ口く光の入射側の焦点距離に原稿面８１があり、
出射側の焦点距離に２列のＣＣＤチップ列８２が存在す
る。このように設定することにより、原稿面８１とＣＣ
Ｄチップ列８２が結像関係となる。すなわち原稿面８１
上の画像が１対１の正立像としてＣＣＤチッグ列８列上
２上像される。しかしながら、ＣＣＤチップは前述の様
忙千鳥配列であり、また集束性ロッドレンズアレイ２１
は１本なので、本実施例においてＣＣＤチップ列８２の
隣リアったチップ上に結像される正立像は、原稿面８１
上において、４ライン分間隔をへだてだ画像となってし
まう。これを解決し、１ラインの連続した画像信号を得
るために、本実施例では後述するようＫ、専用のメモリ
を用いている。

次に光源１３について説明する。本実施例では光源１３
は螢光灯を用いている。前述した様に、カラー読取装置
としての密着型センナに要求される機能は人間の目と同
じ様に色を読取る機能である。

第９図はＴｈｏｍｓｏｎ　−Ｗｒｉｇｈｔ　ｃｒ）基本
曲線である。

この曲線は色に応じた人間の目の視感度特性、つまり色
光に対する明るさ感覚と光の波長との関係を示している
。Ｐ、　、　Ｐ２．　Ｐ３の曲線から明らかなように人
間の目は７００ｎｍ以上の長波長の光には感じない。

一方、ＣＣＤチップ２１〜２５の受光部と色フィルタの
分光特性は前述した通り、７００ｎｍ以上の長波長の光
に対しても有限な感度値を有しており、このような色フ
ィルタＣＯＤチップ２１〜２５の受光部に対して白色光
を入射させると７００　ｎｍ以上の長波長の光にでも感
じてしまう。

そこで、本実施例では７００　ｎｍ以上の長波長領域に
ほとんど分光特性を有しない昼光色の螢光灯を用いてい
る。第１０図に上述の螢光灯の分光特性を示す。また螢
光灯は一種の線状光源であるが、フィラメントの影響に
よシ管長方向に輝度の不均一が生じるので、Ａ３版短手
方向にわたって一様な照度を得るために管長を第１１図
に示す様に長くとり（例えば３９０罵とする）Ａ３版短
手方向内（２９７■）で照度の不均一性が±５Ｘ以内に
なる様に設定している。さらに、蛍光灯には、光量を上
げるために、内部に反射膜を付け、外壁に３０°の開口
をもうけている。

さて、第１２図は前述の密着型カラー〇ＣＤセンナを用
いたカラーデジタル複写装置の構成図である。複写装置
１２０はカラー画像読取装置１２１とカラー画像プリン
ト装置１２２とから構成されている。１４は第１図示の
原稿走査エニットであって、原稿台上の原稿１２３の画
像を読取るべく矢印Ａの方向に移動走査（副走査）する
。この移動走査中原稿走査ユニット１４内の露光ランプ
１３を点灯し、原稿からの反射光を集束性ロッドレンズ
アレイ１２によって前述した密着臘カラーＣＣＤセ／サ
エニット１１のＣＯＤチップ上に集光する。

密着聾カラーＣＣ’Ｄセンサユニット１１には、前述の
通り６２．５μｍ　（１／１６ｍｍ　）を１画素として
１０２４画素（３０７２ビツト）の有効信号画素を有し
たＣＣＤチップが千鳥状に５チップ配列されており、各
画素は１５．５μｍＸ６２．５μｍに３分割され１、各
々にＣｙ、Ｇ、Ｙｅの色フィルタが貼シつけられている
。

次にカラーＣＣＤセンサユニット１１の動作だ係わる電
気系統について説明する。電気系統はＣＯＤを動作させ
るイメージセンナドライブ回路とＣＣＤの出力信号を画
像情報に適した形に変換するアナログ処理回路からなる
アナログ処理部、アナログ処理部からの信号を記録形態
に適した信号に変換するデジタル処理回路とから成る。

まだ、アナログ処理回路とデジタル処理回路をまとめて
センナ信号処理部と呼ぶ。

まずイメージセンサドライブ回路から説明する。ただし
以下の説明ではＣＣＤチップ２１の駆動回路を例とする
。この駆動回路は第１４図に示す様にＣＣＤチップ２１
の駆動用の２相クロツクダＬ、１２）走査同期信号ＳＨ
、リセット信号Ｒ８及びＣＣＤ２１の出力信号Ｏ８を扱
う。

クロック信号０．０入力端子にはインバータ１４１が接
続され、インバータ１４１の出力には抵抗１４２及びス
ピードアップ用コンデンサ１４３とが並列に接続され、
さらにＭＯＳのクロックトライバ１４４０入力端子に接
続される。

このＭＯＳクロックトライバ１４４の出力端子はＣＣＤ
チップ２１のｙ１１端子に接続される。クロック信号メ
２についてもクロック信号メ１と同様である。また、走
査同期端子ＳＨ及びリセット信号Ｒ８にもクロック信号
ｊ’　ｌ＋　ｙｉ２と同様にインバータ１４１、抵抗１
４２）コンデ／す１４３、ＭＯＳクロックトライバ１４
４が接続されている。

出力信号Ｏ８端子にはｎｐｎ　トランジスタ１４５とコ
レクタ抵抗１４６エミツク抵抗１４７からなるエミツク
フオロワが接続されている。また、ＣＣＤチップ２１の
電源電圧＋Ｖはコンデンサ１４８．１４９を経てＣＣＤ
チップ２１のＯＤ端子に供給される。

２相クロツク１１＋　１２は、ＣＣＤチップ２１の各ビ
ットに生じた電荷をビットシリアルに転送するのに必要
な信号である。

走査同期信号Ｓ）（は、ＣＣＤチップ２１の電荷の転送
上１走査の区別をつける信号であシ、リセット信号Ｒ８
は各画素の電荷が転送された後のビット（電荷）を消去
する信号である。また、信号Ｏ８は２相クロック＊１．
０２に同期して出力されるＣＣＤチップ２１からの出力
信号であり、前述した第４図の通り、１チップ当り有効
信号（３０７２ビツト）とダミー信号と空送り信号及び
光シールド画素による基準黒レベル信号とを出力する。

これらの信号はビット位置が正確に規定されておシ、基
準黒レベル信号は受光部の暗信号で、色に応じた真の出
力を得るために用いるものである。

次にセンナ信号処理部を第１３図に示す。このセンナ信
号処理部は各ＣＣＤチップ２−１〜２５ごとに独立に設
けられている。ここでは代表としてＣＣＤ２１に対する
回路について説明することにする。

第１３図に示されるようにＣＣＤチップ２１からの出力
信号Ｏ８はバッファ回路部１３１を介してこの信号をシ
アン（Ｃｙ）、グリーン（Ｇ）、イエロ　（Ｙｅ）、ブ
ラック（ＢＫ）の各色ごとに分離するマルチプレクサ１
３２に入力される。

そして、ダークレベル除去部１３３においてマルチプレ
クサ１３２ａ、ｂ、ｃからの各色の出力信号（、Ｃｙ、
Ｇ、ｙｅ）とマルチプレクサ１３２ｄからの基準黒レベ
ル信号（ＢＫ）との差をと９、光に応じた真の出力を得
て、さらに次段の色変換部１３４に入力するための電圧
に増幅する。

色変換部１３４ではダークレベル除去部１３３からの各
色の出力（Ｃｙ、Ｇ、ｙｅ）から、ブルー（Ｂ）、グリ
ーン（Ｇ）、レッド（几）の原色信号を出力し、かつＡ
／Ｄ変換部１３゛５の入力信号レベルに、この原色信号
（Ｒ，Ｇ、Ｂ）を増幅して出力する。ＡＤ変換部１３５
は色変換部１３４からの信号をディジタル信号に変換し
、この人／Ｄ変換部１３５か゛らの信号はメモリ部１３
９に記憶される。

マルチプレクサ１３２は前述の様にバッファ回路部１３
１からの出力信号を色毎に分離する４個のサンプルホー
ルド（Ｓ／Ｈ）回路１３２ａ〜１３２ｄから成る、。ま
た、ダークレベル除去部１３３は３個の差動増幅器１３
３ａ　〜１３３ｃから成る。色変換部１３４は信号Ｃｙ
、Ｇ、ＹｅをＧ信号を基準に信号Ｂ、Ｇ、Ｒに変換する
ための３個の差動増幅器１３４ａ〜１３４Ｃから成る。

Ａ／Ｄ変換部１３５は色ごとに増幅された信号をデジタ
ル信号に変換する３個のＡ／Ｄ変換器１３５ａ〜１３５
Ｃと、そのデジタル出力をラッチする３個のラッチ回路
１３６ａ〜１３６Ｃとから成る。本実施例では原稿走査
ユニット１４の信号処理基板１６上には密着型カラー〇
ＣＤセンナユニット１１とともにＡ／Ｄ変換器１３５ａ
〜１３５Ｃまでのアナログ処理回路系が搭載されており
、また、ラッチ回路１３６ａ〜１３６Ｃからメモリ部１
３９及び後述のデジタル信号処理部等を備えた本体基板
１２４と、７レキシプル電線１７によって接続されてい
る。この様に１走査ユニツト１４から本体基板１２４へ
は雑音等の影響を受けにくいデジタル形態の信号が伝送
され、これにより、良好な画像再現を可能とする。

メモリ部１３９はＲ，、Ｇ、　Ｂごとに設けられた記憶
領域１３９ａ−１３９ｃとから成る。

以上がＣＣＤチップ２１に対応して設けられたセンナ信
号処理部の主な構成であるが、これらの要素に加えて、
いくつかの制御要素が設けられている。これらについて
は、以下の詳細な図面をもって回路動作と共に説明する
。

第１５図（ａ）は原稿走査ユニット１４上の信号処理基
板１６の詳細な回路構成を示す。第１５図（ａ）におい
て、１７−１は移動部分であるイメージセンサ、照明・
ランプ、センサ信号処理部のうちのアナログ処理回路、
イメージセンナドライブ回路、光学レンズ系を含む原稿
走査ユニット１４ヘイメージセンナ（ＣＣＤ）及びセン
ナ信号処理部を駆動する為の複数通りのクロックパルス
、そして電源を供給する７レキシプル電線である。一方
、１７−２はセンナ信号処理部からのデジタル色信号を
本体に送出する為のフレキシブル電線である。

１５３は７レキシプル電線１７−１により送られてくる
複数通りのクロックパルスを各々受ケ取るりｐツクバッ
ファレシーバ、１５４はクロツクバツファレンーバから
の信号をイメージセンナが動作できる電圧まで昇圧する
イメージセンサクロックドライバ、２１は原稿台ガラス
上の原稿画像を読み取るイメージセンサ（ＣＯＤ）、１
５６はイメージセンサ２１が出力する画像信号ＶＩＤＥ
Ｏ中のＢＫ、Ｃ，Ｇ、Ｙの時系列カラー画素信号を取り
込み保持する為のサンプルホールド回路を各色に対応し
たサンプルパルス８ＭＰＣ，ＳＭＰＧ、ＳＭＰＹ及びＳ
ＭＰＫに従って駆動するサンプルホールドドライバ、１
５７はイメージセンサ２１が出力するＢＫ、　　Ｃ，Ｇ
。

Ｙの時系列カラー画素信号を受は取るバッファトランジ
スタ、１５８はバッファトランジスタ１５７が出力する
ＢＫ、Ｃ，Ｇ、Ｙ時系列カラー画素信号を各色毎のサン
プルホールド回路に伝送する為のデマルチプレクサ・バ
ッファトランジスタである。

１５０９〜１５１２は、イメージセンサ２１が出力する
Ｃ、Ｇ、Ｙ、ＢＫ時系列カラー画素信号をそれぞれシア
ン、グリーン、イエロ、ブラックレベルの４系総並列に
分離して取り込み保持する為のスイッチとして動作する
Ｃトランジスタスイッチ、Ｃトランジスタスイッチ、Ｙ
トランジスタスイッチ、ＢＫトランジスタスイッチ、１
５１４〜１５１７は上記トランジスタスイッチ１５０９
〜１５１２の出力電圧をそれぞれシアン信号電圧ｖｃ′
、グリーン信号電圧ｙ、／、イエロ信号電圧ｖＹ７及び
ブラックレベル信号電圧ＶＢＫＶＣ保持ｆるＣホールド
コンデンサ、Ｃホールドコンデンサ、Ｙホールトコ／テ
ンプ、ＢＫホール゛ドコンデンサである。１５１８〜１
５２０は上記Ｖ’Ｃ＊　”Ｇ　ｍ　ＶＹ中に含まれてい
る’ｉ’ＢＫ成分を除去し、かつ増幅するそれぞれＣ高
入力差動ＦＢＴ％Ｇ高入力差動ＦＥＴ、Ｙ高入力差動Ｆ
ＥＴである。

１５２１〜１５２３は上記Ｃ，Ｇ、Ｙ各高入力蓋高入力
差動Ｔ　ｌ　５１８〜ｌ　５２０　Ｋ　ｆ　ＶＢＫ　ｔ
、分ヲ除去すＦＬそれぞれα、β、γ倍に増幅された色
画素信号すなわちα■ｃ、βｖＧ、γｖＹに含まれる直
流成分を除去させるＣレベル、シックトランジスタ、Ｇ
レベルシフトトランジスタ、Ｙレベルシフタトランジス
タ、１５２４〜１５２６は上記レベルシフトトランジス
タ１５２１〜１５２３の出力を低出力抵抗に変換するそ
れぞれＣエミッタフォロワトランジスタ、Ｃエミッタフ
ォロワトランジスタ、Ｙエミッタフォロワトランジスタ
である。

１５２７はＣエミッタフォロワトランジスタ１５２４及
びＣエミッタフォロワトランジスタ１５２５よりの出力
を受は両信号の差成分を取り出し、かつ１／Ｉ倍に増幅
、すなわちＩ／Ｈ・■、なる色差信号を作り出すＢ差動
アンプバッファ、１５２８はＣエミッタフォロワトラン
ジスタ１５２５よυの出力を受け１／Ｊ倍に増幅、すな
わち１／Ｊ・■ＧとするＧ差動アンプノくツファ、１５
２９はＣエミッタフォロワトランジスタ１５２５よりの
出力及びＹエミッタ７オロワトランジスタ１５２６より
の出力を受は両信号の差成分を取り出し、かつ１　／　
Ｉ倍に増幅、すなわち１／Ｉ−ｖＲなる色差信号を作り
出すＲ差差動アンプバッファである。１５３０はＢ差差
動ア／プ１５２７が出力するアナログ画素信号をＡ／Ｄ
クロックＢに従ってデジタル画素信号に変換するＢＡ／
Ｄ変換器、１５３１はＧ差動アンプバッファ１５２８が
出力するアナログ画素信号をＡ／ＤクロックＧに従って
デジタル画素信号に変換するＧＡ／Ｄ変換器、１５３２
はＲ差動アンプバッファ１５２９が出力するアナログ画
素信号をＡ／ＤクロックＲに従ってデジタル画素信号に
変換するＲ、Ａ／Ｄ変換器である。

１５３３はＡ／Ｄ変換器１５３０〜１５３２が夫々出力
するブルー、グリーン及びレッドの各デジタル画素信号
を受け、フレキシブル電線１７−２によって各色デジタ
ル画素信号を本体へ送出する為のライントライバ、また
、１５３４は各Ａ／Ｄ変換器１５３０〜１５３２にデジ
タル変換の基準電圧を供給するボルテージリファレンス
である。

以下上述した第１５図（ａ）、　　（ｂ）によりイメー
ジセンサドライブ回路、センナ信号処理部の動作を説明
する。木実施例センナユニット１１は前述の通り５つの
ＣＯＤチップ２１〜２５から構成されており、この５つ
のＣＯＤチップに対してそれぞれ以下説明する回路が独
立に設けられ、並行に動作する。従って、１ラインの画
像処理の時間の短縮化がなされるとともに、Ａ／Ｄ変換
器等の各素子もそれほど高速動作する必要がなくなる。

イメージ七／す２１を動作させる為には第１５図（ｂ）
にて示される■ＳＨパルス、■１ｉ１パルス、■グ２パ
ルス、■ＲＳパルスが必要である。

このパルスの役目は前述した通シであるが、イメージ七
／すの性質上これら駆動パルスは本体側のパルス電圧と
比較して高いパルス電圧を必要とする。従って、本体側
に設けられる第１３図のＣＣＤ用パルス発生器１３７に
よって発生させられた各センサ駆動パルスはフレキシブ
ル電ｆＭ１７−１を通りクロックバッファレシーバ１５
３にて波形整形され、更に、イメージセンサクロックト
ライバ１５４により、前述した高パルス電圧を形成した
後、イメージセンサ２１〜２５に与えられる。

イメージセンナはこのパルス電圧を受は入力光に応じた
シアン、グリーン、イエロの色分離信号”’Ｃ＋　”Ｇ
　ｅ　ｖ′Ｙ及び前述されている光シールド画素信号ｖ
ＢＫを第１５図（ｂ）■に示すよう忙時系列で出力する
。

上述イメージセンサドライブ回路によシ駆動されたイメ
ージセンナは、正確にはｖａｘ　Ｉ　ｖ′ｃ１ｙ、’　
、　Ｖ′Ｙ、　Ｖ′ｃ、　Ｖ′ｃ、、　Ｖｙ　、−−Ｏ
順テｉＩ　素信号ｔ　圧をはき出してくるが、これらの
アナログ画素信号を本体のデジタルデータ処理部へ送出
するまでにいくつかのアナログ信号処理、及びアナログ
量のデジタル化を行わなければならない。このアナログ
処理のひとつが色変換である。これはセンナが出力する
シアン、グリーン及びイエロの色画素信号を、−画素毎
にそれぞれの相互演算を行いブルー、グリ−／及びレッ
ドに変換する。これはセ／すの特性としては直接ブルー
。

グリーン及びレッドの信号を出力するより、シアン、グ
リーン及び４イエロの信号を出力した方が高い信号レベ
ル（高コントラストな信号）が得られること、一方デジ
タルカラー画像処理部の特性としてはブルー、グリーン
及びレッドの信号を受けた方が回路が簡単になること等
の相互の食い違いにより、セ／すが出力するシアン。

グリーン及びイエロ信号をわざわざブルー、グリーン及
びレッドに変換するのである。もう一つのアナログ処理
は、イメージセンナが出力するシアン、グリーン及びイ
エロの色分離信号中に一様に含まれている浮動電圧成分
を除去することである。この浮動電圧成分を以下ＶＢＫ
と称するが、これはイメージセンナ内部の７オト°ダイ
オードの暗電圧変動及びＣＯＤチャネルの電荷変動等に
起因するものでイメージセンナの出力電圧ｖｃ’　、　
ｖＧ’　、　ｖＹ’中に同一レベルで存在すると考えら
れる。よって上記色変換を行う前にこのｖａｉｃなる浮
動電圧成分を各色成分よセ取部除き純粋な色信号電圧成
分を注出する。また他のアナログ処理は色変換されたブ
ルー、グリーン及びレッドのアナログ量色信号をデジタ
ル量に変換する為ＫＡ／Ｄ変換器の入力レベルに合わせ
ることである。更に他のアナログ処理は上述色変換を行
う為に、つまりシアン→グリーン→イエロなる順で時系
列に送られて来る色画素信号間でＶＣ−ＶＧ、あるいは
ｖＹ−ｖＧの減算処理を行う為に時系列を並列に直す処
理である。

センサ信号処理部の色変換処理に係わる動作を第１５図
（ａ）、　　（ｂ）にて説明する。まずイメージセンナ
より出力される時系列色信号に、前′述した。浮動電圧
成分、ＶＢ　Ｋが含まれていることを考慮し、この時系
列色信号をＶｃ””　（ＶＣ＋ＶＢＫ　）　ｅＶｃ’　
＝ＣＶａ＋Ｖａｘ）−Ｖｙ’　＝（ＶＹ＋ＶＢＫ　）　
トｔ　ルコ（！：　Ｋする。バッファトランジスタ１５
７のベースに印加されたイメージ七／す時系列カラー信
号及び浮動電圧成分、■ｃ′、■ｏ′、ｖＹ′、ＶＢＫ
は、さらにデマルチプレクサバッファトランジスタ１５
８に入力される。このトランジスタ１５８のエミッタに
は各色毎にトランジスタスイッチ１５０９〜１５１２が
逆バイアス状態で接続される。そして、サンプルホール
ドドライブトランジスタ１５６からのテンプルパルスが
来ない時には各々トランジスタスイッチのエミッタとコ
レクタ間が高抵抗となりコレクタに接続されているサン
プルホールドコンデン？１５１４〜１５１７　高入力及
び差動ＦＢＴ１５１８〜１５２ｏはデマルチプレクサバ
ッファトランジスタ１５８のエミッタから切シ離された
状態になる。これが信号ホールド動作である。

一方、本体よりフレキシブル電線１７−１により送られ
て来る第１５図（ｂ）の■、■、■。

■に示す、ブラック、シアン、グ！７−７、イエロ各）
Ｚ　（Ｄ　？　７プ／Ｌ／　パルスＳ　ＭＰ　Ｋ、　Ｓ
　ＭＰ　Ｃ，ＳＭＰＧ。

５ｚｖ（ＰＹ　が図示される適切なタイミングでサンプ
ルホールドドライブトランジスタ群１５６に：与えられ
ると、各々のサンプルパルスが与えらレタＪ［Ｋ、ｆ　
ｆｘ　ｂ　チ時系列ＶＩＩＫ　、　Ｖｃ’、　’ｉ’ｃ
・、　Ｍｙ’　ｆｘるトランジスタ１５８のエミッタ電
圧が１５１７゜１５１４．１５１５．１５１６の順でサ
ンプルホールドコンデンサに移動してくる。ここにて時
系列の各色信号電圧と浮動成分電圧は並列なそれぞｈ　
（Ｄ　ＶｓＫ＊　Ｖｃ’　、　Ｖａ’　、　Ｙｙ’　Ｉ
ｃ　分割、即チ、デーｒ　ルｆグレクスされる。各々の
サンプルパルスが通過して行くと各トランジスタスイッ
チはただちにもとの高抵抗状態ニナリＶａ＋ｃ　、　Ｖ
ｃ’　、　Ｖｃ’　、　Ｖｙ’　ｆＺ　ルミ圧は夫々の
サンプルホールドコンデンサ１５１４〜１５１７に保持
されたままになる。

サンプルホ−−ルドコンデンサ１５１４〜１５１６の夫
々に一方の差動入力を接続し、各他方の入力を浮動電圧
成分用のホールドコンデンサ１５１７に接続した３つの
高入力差動ＦＥＴ１５１８〜１５２０のドレイン出力電
圧は差動増幅器の特性によシ以下の機な出力電圧を発生
する。

Ｏ差動ＦＥＴ出力１５１８ ａ　（Ｖ（’　−Ｖ’ＤＫ）　＝　ＣＬ　（Ｖ（＋ＶＤ
Ｋ　’１’Ｄ　Ｋ　）＝αｖｃ　・＝（１）ただしαは
°このＦＥＴ回路の電圧利得Ｏ差動ＦＥＴ出力１５１９ β（Ｖａ’　　ＶＤＫ）＝β（Ｖｃ　＋ＶＤＫ　−ＶＤ
Ｋ）＝βＶｃ　　−・・（２）ただしβはこのＦＥＴ回
路の電圧利得 ’　　差動ＦＥ’ｒ出力１５２０ ｒ　（’Ｖ’ｙ’　−Ｖｏに）＝ｒ（Ｖｙ＋＃ｏｉｃ　
−Ｖｏｉｃ）＝ｒＶｙ　・・・・・（３）ただしγはこ
のＦＥＴ回路の電圧利得 上式（１）、　（２）、　（３）で示される様に各ＦＥ
Ｔ出力には浮動成分電圧ＶＤＫを除去され、かつ一定利
得倍された色画素信号αｖｃ、β■Ｇ、γｖＹが現われ
る（第１５図（ｂ）［相］、■、＠）。

ごごで示したα、β、γなる利得係数は色変換に必要な
マトリクス定数となる。すなわちシアン、グリーン、イ
エロ信号からブルー及びレッド（対応する信号ＶＢ及び
ＶＲを作成する為には以下なる演算を必要とするからで
ある。

Ｈ，Ｖ、＝ａ、ｖｏ−βｖｏ　　ただしＨは定数面・曲
（４）Ｊ、Ｖｏ＝βｖｏ　　　　　ただしＪは定数曲回
・（５）１、Ｖ、＝γ、ｖＹ−βｖＧ　　ただし工は定
数・・・・・・・・・（６）各高大力差動ＦＥＴ１５１
８〜１５２００出力はレベルシフタトランジスタ１５２
１〜１５２３に与えられ、各αｖｃ、βｖＧ、ｒｖＹな
る各色画素信号に重畳された直流オフセット電圧を並行
して除去された後、エミッタフォロワトランジスタ１５
２４〜１５２６へ与えられる。エミッタ７オロワトラン
ジスタ１５２４〜１５２６で低出力抵抗ドライブされ、
たαＶｏＩ八Ｇ、へ■Ｙの各カラー画素信号は色差検出
差動アンプバッファ１５２７〜１５２９に与えられる。

差動アンプバッファ１５２７はその入力に与えられたα
、ｖｏ、β・ｖＧの各色信号電圧を差動増幅器の特性に
より（４）式で示される演算動作を行うことにより、か
つその増幅能力により（４）式のＨ項を除去することで
純粋なＶＢなる色変換出力を作り出す（第１５図（ｂ＋
ｏ）。また、差動アンプバッファ１５２９は同様に入力
に与えられたγ・ＶＹ、β■Ｇの各色信号電圧を受け（
６）式で示される演算動作を行い、かつ増幅作用により
１項を除去した純粋なりＲなる色変換出力を生み出す（
第ｔ　Ｓ図（ｂ）◎）。更に、差動アンプバッファ１５
２８は通常のアンプバッファとして動作し、前段から送
られたβ■Ｇなる色信号を増幅しく５）式の５項を打ち
消すことで上述ＶＢ　＋　”Ｒ＋に対してそれぞれ１対
１となるｖＧ色信号を出力する。以上の差動アンプバッ
ファ１５２７〜１５２９の動作は同一タイミングで行な
う必要はなく、前段の位相差をもったままの各色信号に
より実行される。

こうして色変換されＶＢ、ｖＧ、ｖＲとなった色画素信
号は各Ａ／Ｄ変換器１５３０〜１５３２に与えられ本体
側のＡ／Ｄパルス発生器から出力されるＡ／Ｄ変換用ク
ロりクＡ／Ｄ　　ＣＬＫＢ、（）、Ｒに従ってアナログ
デジタル変換された後、ラインバッファ１５３３により
駆動される７レキシプル′成線１７−２を通して本体デ
ジタルカラー処理部へと送出される。

ここでＡ／Ｄ変換器１５３０〜１５３２は画像信号に対
する濃度補正（γ補正）を考慮した一つの関数に基づい
たＡ／Ｄ変換動作を行う。

すなわち　　Ｄ＝−１ａｇＲ Ｄ：光学的反射濃度 Ｒ二反射率 なる式で示される関数変換である。この変換動作のため
にＡ／Ｄ変換器１５３０〜１５３２には量子化に必要な
基準電圧を外部から供給する構成になっているが、この
複数の基準電圧設定端子間に印加される電圧を等分化せ
ず、非線形な電圧１５３４を供給し折れ線的関数近似と
するのである。

こうして対数Ａ／Ｄ変換され極性を反転させられた反射
率データであるアナログ色画素信号ＶＢＩＶＧ　ＩＶＲ
Ｇ：！、Ａ／Ｄ変換器１５３０〜１５３２を出た時点で
８ビツトのプリタル量り、　ｙ　ＤＧ　ｒＤＢなる濃度
データとなって本体に送出されることになる。この様に
、Ａ／Ｄ変換器１５３０〜１５３２により、入力するア
ナログ色信号に対するＡ／Ｄ変換と同時に画像信号のγ
補正がなされる。

第２４図は前述のＡ／Ｄ変換器１５３０〜１５３２の人
出力特性である。図の如く３点の接点を有し、これらを
結ぶことにより指数関数に折れ線近似させている。尚、
この入出力特性は、フィルタを含むセンサやプリンタ等
の特性に適したものが設定されるものである。

以上の様にＡ／Ｄ変換器１５３０〜１５３２により８ビ
ツトの２５６階調のディジタル信号に変換されたＢ、Ｇ
、Ｒに対応する濃度データＤＢ。

ＤＧ　＋　ＤＲは本体側に設けられ、Ａ／Ｄパルス発生
器１３８より出力されるラッチクロック（ＣＬＫ）にて
ラッチ動作するラッチ回路１３６ａ〜１３６Ｃにより位
相がそろえられる。

ここで、このディジタル信号の信号数を評価する。本実
施例では連続したＣＣＤチップ２１からの信号を前述の
如くマルチプレクサ１３２によって１ビツトずつ３色に
分離している。従って、ラッチ回路１３６に取込まれる
各色ごとの信号数は第１７図の如く、ＣＣＤチップ２１
からの信号数に対して１／３となっている。

例えば、ＣＣＤチップ２１内の読取有効領域は３０７２
ビツトなのでＲ，Ｇ、Ｂの１つの色に対応した出力信号
はその１／３の１０２４ビツトとなる。

以上の様な信号がメモリ部１３９にクロックＣＬＫＩに
従って記憶される。メモリ部１３９は各ＣＣＤチップ２
１〜２５に対応し、かつ、各色（Ｒ，Ｇ、Ｂ）に応じて
記憶領域が設定されている。ＣＣＤチップ２１に対して
はＢ、Ｇ及びＲに記憶領域１３９ａ　、１３９ｂ及び１
３９Ｃが夫々設定されている。また、後述するが、この
記憶領域の容量はＣＣＤチップ２１〜２５の配置によっ
て異なる。つまり、前述した様に、本実施例においては
１本の集束性ロッドレンズアレイ１２によって４ライン
の空間距離のあるＣＣＤチップ２１〜２５上に画像を集
光しているので、第１列のＣＣＤチップ２１　、２３　
、２５と第２列のＣＣＤチップ２２．２４が同一時間に
読取っている画像は常に４ラインずれた位置の画像を見
ていることになる。よって、この場合、この４ライン分
の画像ずれを補正し、同一ラインの連続信号の形成を上
記のメモリ部によって行なう。

ここで、メモリ部１３９ａ〜１３９ＣはスタティックＲ
Ａ　Ｍ　（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ
　）であり、１ライン分のメモリの容量は前述の様に１
画素当り８ビツトの信号なので１０２４Ｘ８ビツトであ
る。従って０、アドレスは８ビット単位で０〜１０２３
番地までを設定している。

以下、このメモ’Ｊ　１３９　ａ〜１３９Ｃへの情報の
書込み、読出しについて説明するが、特に留意するのは
、ＣＣＤチップ２１〜２５の配置と集束性ロッドレンズ
アレイ１２による主走査方向の信号の重なり除去と、副
走査方向の信号のつなぎである。

第１６図に、前述のメモリ部１３９の制御を行なうメモ
リ制御部１４０とメモリ部１３９の内、ブルーの濃度デ
ータに対応したメモリ１３９ａを示す。メモリ制御部１
４０は、ライトアドレスカウンタ１６１、リードアドレ
スカウンタ１６２）メモリブロックセレクタ１６３、Ｃ
８制御部１６４．１６５．１６６、倍率セレクタ１６７
．１７１　Ｒ／Ｗ制御部１６８，１６９，１７０より成
る。

メモリ１３９ａは、ＣＣＤ２１に対応したメモリブロッ
ク１７２とＣＣＤチップ２２に対応したメモリブロック
１７３、ＣＣＤチップ２３に対応したメモリブロック１
７４、ＣＣＤチップ２４に対応した１７５、ＣＣＤチッ
プ２５に対応したメモリブロック１７６からなる。また
、各メモリブロック１７２〜１７６は複数の小メモリブ
ロックから構成され、この小メモリブロックの各々は１
ライン分°の色情報（８Ｘ　１０２４ビツト）を蓄積す
る。

次にメモリ１３９ａの各メモリブロック１７２〜１７６
の容量について説明する。第３図及び前述のとおりＣＣ
Ｄチップ２１．２３．２５とＣＣＤチップ２２．．２４
は４ラインの空間距離をもっている。通常、切換バッフ
ァとし℃各ＣＣＤチップに対して２ラインの小メモリブ
ロックを持つことを考えると、小メモリブロックから出
力される各ＣＣＤチップの画像を主走査方向に接続した
データは、ＣＣＤチップ２１　、２３　。

２５とＣＣＤチップ２２．２４の領域で４ラインずれた
画像データとなってしまう。そこで、本実施例では、副
走査において先行して画像を読取るＣＣＤチップ２２．
２４の画像データを小メモリブロックに１ラインごと蓄
積しておき、後行するＣＣＤチップ２１．２３．２５が
、先行するＣＣＤチップ２２．２４が同一ラインの画像
データを読取った時に同期して蓄積されていたＣＣＤチ
ップ２２．２４の画像データをＣＣＤチップ２１．２３
．２５とともに読出す様にしている。この様にすること
により、常に各ＣＣＤチップ２１〜２５から同一ライン
のデータが出力されることになる。

ここで各メモリブロックを構成する小メモリブロックの
ブロック数について考えてみる。例えば、隣り合ったＣ
ＣＤチップ２１とＣＣＤチップ２２の関係から考えると
、等倍読取時、先行するＣＣＤチップ２２が現在走査し
ている位置と同一ラインをＣＣＤチップ２１が走査する
までに、４ライン分の時間差があり、結局、先行するＣ
ＣＤチップ２２と後行するＣＣＤチップ２１の夫々の有
する小メモリブロック数の差は、４ラインとなる。そし
て、後行するＣＣＤ２１に対してはリード、ライト用に
２ライン必要であるから、先行するＣＣＤ２２に対して
は合計６ラインの小メモリブロックが最低必要となる。

次に、副走査の速度を可変して変倍読取を行なう場合を
考えて見る。尚、主走査方向の変倍は、画像信号の間引
き或いは水増しにより電気的に実行される。この場合も
、書込みと読出しのタイミングは前述のとおり、先行す
るＣＣＤチップ２２．２４と後行するＣＣＤチップ２１
゜２３．２５が同一ラインを走査した時であるから、４
ラインの空間距離がある場合、変櫓率は１／４の倍数に
現定されてしまう。以上のことを考慮して、各ＣＯＤの
各倍率時の必要メモリブロック数を求めると、以下のよ
うになる。

ＣＣＤ２１，２３，２５：ＣＣＤ２２，２４Ｘ０．５倍
：２４ Ｘｏ、７５倍　＝２５ ×１倍；２６ Ｘｌ、２５倍　：２７ Ｘｌ、５倍：２８ 以上のことをまとめると、ＣＣＤのチップ間距離をＮラ
イン、先行させるＣＣＤチップ数ａ１後行するＣＣＤチ
ップ数すとすると、倍率単位Ｂ１最大倍率Ｌ１先行する
ＣＯＤチップの必要メモリライン数Ｍ１センサ全体のト
ータルライン数Ａには次の様な関係がなり立つ。

Ｂ＝１／Ｎ Ｍ＝Ｌ−Ｎ＋１ Ａ　＝　ａ　（Ｌ−Ｎ＋２）＋２ｂ 故に本実施例では、変倍の倍率はＸｏ、７５．Ｘｉ。

Ｘｌ、２５の３種数としているので、メモリブロック１
７２，１７４．１７６は２ライン、メモリブロック１７
３，１７５は６ラインの小メモリブロックを持ち、全体
で１色当り、１８ライン分の小メモリブロックを有する
。

次に、第１８図に小メモリブロックの構成図を示す。小
メモリブロックの各々はスタティックＲＡＭ１８２（８
Ｘ１０２４ビツト）と、スタティックＲＡＭＩ　８２の
ライトアドレス（Ｗ−ＡＤＤＲＥＳＳ）とリードアドレ
ス（Ｒ，−ＡＤＤＲＥＳＳ）を切換えるデータセレクタ
１８１、ＣＯＤチップからの画像データ信号の入出力を
制ｉするバスドライバ（ＢＵＳＳドライノリ１８３゜１
８４、及び、ＯＲ回路１８５、インバータ１８６から成
る。

ここで、以上の制御に関して第１６図、第１８図の回路
図及び、タイミングチャート第１７図。

第１９図、第２０図、第２１図により説明する。

尚、第１７図は前述したセンサ信号処理部のタイミング
チャート、第１９図はＸｏ、７５倍の変倍読取時におけ
る各小メモリブロックに対応したチップセレクト信号Ｃ
８とリードライト信号Ｒ／Ｗのタイミングチャート、第
２０図は×１倍の変倍読取時における各メモリブロック
に対応したチップセレクト信号Ｃ８とリードライト信号
Ｅｔ、／Ｗのタイミングチャート、また、第２１図は、
Ｘｌ、２５倍の変倍読取時における各小メモリブロック
に応したチップセレクト信号Ｃ８とリードライト信号Ｒ
／Ｗのタイミングチャートである。

まず、上記３通りの倍率を代表して等倍（×１倍）時の
画像読取の制御について説明するが、ここでは、先行す
るＣＣＤチップ２２と後行のＣＣＤチップ２１をもって
、他のＣＣＤチップ２３．２４．２５の動作に代表させ
ることとする。

第１６図において、各メモリブロックのスタティックＲ
ＡＭへのデータの書込みのアドレス制御をライトアドレ
スカウンタ１６１がクロックＣＬＫＩをカウントするこ
とにより行ない、リードアドレスカウンタ１６２は各メ
モリブロックのスタチックＲＡＭの読出しのアドレスの
制御をＣＬＫ２をカウントすることにより行なう。この
時、各小メモリブロックに書き込まれるデータ数は前述
のとお・す１０’２４画素数分であり、これを読出す時
は、５つの小メモリブロックからＡ３版短手の長さ分の
データ（２９７Ｘ１６＝４７５２画素）を一度に読出さ
なければならない。従って、リードアドレスカウンタ１
６２に印加されるクロックＣＬＫ２はライトアドレスカ
ウンタ１６１に印加されるクロックＣＬＫＩの４．５倍
であり、各ＣＯＤチップを駆動するクロックφ１．φ２
の１．５倍の周波数を必要とする。また、リードカウン
タ１６２は１３ビツトのカウンタで、下位１０ビツトが
リードアドレスとして出力され、上位３ビツトがメモリ
ブロックセレクタ１６３に出力される。

メモリブロックセレクタ１６３は上述のり−ドアドレス
カウンタの上位３ビツトのデータをデフードし、各メモ
リブロック１７２〜１７６のデータ巾を決定している。

つまり、各メモリブロックのデータを１ラインに接続し
た全データ量５１２０（１０２４Ｘ５）に対して出力の
必要なデータ量は４７５２であるので、その差３６８ピ
ットを除去する必要がある。そこで、リードアドレスカ
ウンタ１６２の出力するアドレスの初期値を指定するこ
とで、各ＣＯＤチップの前後のデータを削除することに
より、全データ量を４７５２としている。

１６４．１６５，１６６は前述の如くＣ８制御部であり
、デジタルデータ処理部からのプリンタのライン同期信
号Ｈ８とＮＣに同期したＨ８とＮＣ２をカウントするラ
インカウンタ１（１６４１）とラインカウンタ１（１６
４１）からのＬＤ信号により動作するラインカウンタ２
（１６４２Ｌ　　ラインカウンタ１（１６４１）とライ
ンカウンタ２（１６４２）および、メモリブロックセレ
クタ１６３の信号を合ａｆるＣＳマトリックス回路１６
４３から構成されている。

このＣ８制御部１６４．１６５．１６６は変倍率の段数
に対応して設けられ、本実施例は、Ｘｉ、Ｘｏ、７５．
Ｘｌ、２５の夫々に対応して３組有している。

１６８．１６９，１７０は前述の如くＲ／Ｗ制御部であ
り、各倍率に対応したＣ８制御部１６４．１６５，１６
６のラインカウンタ１（１６４１）及び２（１６４２）
の出力を合成し、各メモリブロックのＲ／Ｗ信号を作っ
ている。また、Ｒ／Ｗ制御部１６８，１６９，１７０も
Ｃ８制御部１６４〜１６６同様、変倍率の段数分設けら
れる。

上述のＣＳ制御部１６４〜１６６及び、Ｒ／Ｗ制御部１
６８〜１７０によって作られた、各倍率に対応したＣ　
Ｓ　、　Ｒ／Ｗ信号は倍率セレクタ１６７．１７１によ
°す、倍率に対応して選択され各メモリプロツ、りのス
タティックＲ，ＡＭＫ入力される。

さて、第２０図は×１倍の画像読取時におけるＣ８．Ｒ
／Ｗ信号のタイミングチャートである。Ｃ８及びＲ，／
ＷＪＣ付けた数字１１．１２は小メモリブロック１７２
ａ、ｂに、２１〜２７は小メモリブロック１７３ａ〜１
７３ｇに、３１゜３２は小メモリブローツク１７４ａ、
ｂに、４１〜４７は小メモリブロック１７５ａＮｇに、
また、５１．５２は小メモリブロック１７６ａ。

ｂに各信号が対応することを示す。先行するＣＣＤチッ
プ２２が第１回目の走査をすると、ＣＣＤチップ２２に
対応したメモリブロック１７３の小メモリブロック１７
３ａに対応したＣ８２１を“０″にし、Ｒ／Ｗ２１を“
０″とする。この状態で第１８図のデータセレクタ１８
１のＡつまり、ライトアドレスカウンタ１６１からのラ
イトアドレス（Ｗ−ＡＤＲＥＳ　Ｓ　）が選択され、ま
た、バスドライバ１８３が動作状態となり、バスドライ
バ１８３を介してＣＯＤチップからのデータがスタティ
ックＲＡＭ１８２に入力される。同時にオア回路１８５
により、Ｒ／Ｗが“０″の時ライトパルスＷ−ＣＬＫ（
第１６図及び第１８図）がスタティックＲＡＭ１８２の
ＷＥ端子に入力される。以上の様にすることにより、Ｃ
ＣＤチップ２２の第１ライン目の走査のデータがメモリ
ブロック１７３の小メモリブローツク１７３ａのスタテ
ィックＲ，ＡＭ１８２に蓄積される。尚、同時にＣＣＤ
チップ２４の第１ライン目の走査のデータがメモリブロ
ック１７５の小メモリブロック１７５ａに蓄積される。

同様にして、２ライン目の走査ではＣ８２２とＲ／Ｗ２
２が選択され、ＣＣＤチップ２２に対応したメモリブロ
ック１７３の小メモリブロック１７３ｂのスタティック
ＲＡＭに２ライン目のデータが記憶される。この様にし
て、３゜４ラインの画像の記憶を行ない５ライン目の走
査になると、後行するＣＣＤチップ２１がＣＣＤチップ
２２が第１回目の走査を行なったのと同−ラインを走査
し、この走査によって得たデータがＣＣＤチップ２１に
対応したメモリブロック１７２の小メモリブロック１７
２ａに記憶される。ここで、同一ラインのデータ、つま
り、小メモリブロック１７２ａのデータと小メモリブロ
ック１７３ａのデータがそろったことになる。

次の第６ライン目の走査の時に、まず、Ｃ８１１が“０
″、Ｒ／Ｗ１１が“１″となり、データセレクタ１８１
のＳが“１″′でＢが選択されリードアドレスカウンタ
１６２からのり一ド７ドＬ、ス（Ｒ−ＡＤＨ，ＥＳＳ）
がＣＯＤ＋ツブ２１に対応したメモリブロック１７２の
小メモリブロック１７２ａのスタティックＲＡＭ　１８
２に入力され、また、ＷＥが“１″”、ｃｓが“０″′
。

バスドライバ１８４がインバータ１８６により“０“に
なり選択されるので、リードアドレスに同期してスタテ
ィックＲＡＭのデータがバスドライバ１８４を介して出
力される。つづいてＣ８Ｉ　１が“１″になるとＣＳ　
２１　カ“ｏ”になり、小メモリブロック１７３ａのス
タティックＲＡＭのデータが小メモリブロック１７３ａ
のデータに連続して出力される。

以下、第２０図のタイミングチャートに従い、各メモリ
ブロックのＣＳ　、　Ｒ／Ｗが順次選択され、データの
入出力を行ない、１ラインにつながったデータを出力す
る。これは、第１７図に示すごと＜、Ｒ，Ｇ、Ｂ３色同
時に行なわれる。

（Ａ／Ｄ出力Ｂ、Ｇ、Ｒ） 第１９図はＸｏ、７５倍、第２１図はｘｌ、２５倍の画
像読取時のＣ８とＲ／Ｗ信号のタイミングチャートであ
り、第２０図の制御と同様の制御がタイミングチャート
に従って行なわれる。

以上の様にして、同一画素に対して位相のそろった８ビ
ツトの色分解画像データ信号ＤＩＬ　＋　ＤＧ　ｔＤＢ
はメモリ１３９から読出され第２２図以後の処理が施さ
れる。即ち、色補正回路２２１では通常マスキングと、
呼ばれる以下（１）で示される処理を行ない、イエロＹ
、マゼンタＭ、シアンＣ信号を形成し、また、スミ版生
成、及び下色除　　・去回路２２２では以下（２）で示
される処理を行なう。

（１）　　マスキング・−・・・・入力９画素データ＋
　ＤＲｙ　ＤＧ　ｙＤＢに対して、次式で示される行列
演算を施し、印刷トナーの不要、色成分吸収を行ない、
Ｙ　ＩＭ、Ｃ信号を形成する。

ここで係数ａｉ、ｂｉ、ｃｉ　（ｉ＝１〜３）は適正値
に設定されるべきマスキング係数であ−る。

（２）　　スミ版生成・下色除去・・・・・・Ｙ、Ｍ、
Ｃ信号の最小値、即ち、ＭＩＮ（Ｙ、Ｍ、Ｃ）＝にとし
た時Ｙ’＝Ｙ−αに、Ｍ’＝Ｍ−βに、Ｃ’＝Ｃ−γに
で印字すべきトナー量を示す各色信号Ｙ′。

Ｍ’、Ｃ’を決定し、更にＢＫ＝δｋをスミ版として黒
印字に用いる。（α、β、γ、δは適正値に設定する） この様にして得られた各画像データＹ’　、’Ｍ’　。

Ｃ’　、　ＢＫ　（ブラック）は最終的にプリンタで印
字、されるトナー画像の基礎データとなるわけであが後
述する様に、本システムにおけるカラープリンタはＹｅ
　（イエロー）のトナー画像２Ｍ（マゼンタ）のトナー
画像、　Ｃｙ　（シアン）のトナー画像及びＢＫ（クロ
）のトナー画像は同時にプリントアウトするのではなく
各画像を順次、転写紙に転写し、４色を順次重ね合わせ
ることによ゛す、最終的なカラープリント画像を得る方
式を採用している。

よって、ここで得られた各色データｙ／　、　Ｍ／。

Ｃ’、ＢＫをカラープリンタの動作に対応して選択する
必要があり、セレクタ２２３により、スミ版生成及び下
色除去回路２２２の出力するＹ／。

Ｍ’　、Ｃ’　、ＢＫ　（ブラック）より１色を選択す
る。従って、本システムでは１力ラー画像を読取り、プ
リントアウトするのに４回の原稿露光動作と４回のトナ
ー画像形成過程を必要とする。

さて、カラープリンタ１２２の動作に対応して選択され
た色分解画像は、画像領域分離回路　　、２２４にて文
字、記号、ライン等の文字領域と写真等の中間調画像領
域に分離され、中間調画像に対しては多値化処理回路２
２５の多値化処理（通常ディザ処理と称゛する）を、文
字領域に対しては２値化処理回路２２６において単一閾
値にて２値化処理され、８ビツト２５６階調で転送され
た画像データを各画素毎に“１″　１１　Ｑ　４１のド
ツトイメージに変換する。

第１２図１２２はプリンタの断面図であるが、本カラー
プリンタは電子写真方式のレーザビームカラープリンタ
であり、感光ドラム１２５を有する。また、第２３図に
潜像形成部の詳細図を示す。作像過程を説明する。前述
のカラーリーダ１２１で読み込まれた色分解画像は第２
２図の各ブロックを経てドツトイメージに展開され、カ
ラー画像に対応したドツトデータは最終的に第２３図の
半導体レーザ２３１を変調する。

画像に対応して変調されたレーザ光は高速回転するポリ
ゴンミラー１２６により、第２３図Ａ→Ｂの巾で高速走
査し、ミラー１２９に反射されて、帯電器１２１１にて
一様帯電されている感光ドラム１２５表面に画像に対応
したドツト露光を行なう。

レーザ光の１水平走査は画像の１水平走査に対応し、本
実施例では１　／　１６　ｍ　ｍの巾である。

−万感光ドラム１２５は矢印方向に定速回転しているの
で、主走査方向には、前述のレーザ光走査、副走査方向
には感光ドラム１２５の定速回転により、逐時、感光ド
ラム１２５上に平面画像が露光される。

この様なレーザ露光により感光ドラム１２５には静電潜
像が形成され、この潜像を現像スリーブ１２１８により
現像することより、感光ドラム１２５上に入力画像デー
タに対応したトナー像が形成される。例えば、カラーリ
ーグにおける第１回目の原稿露光走査に対応して考える
と、まず、感光ドラム１２５上に原稿のイエロ成分のド
ツトイメージがレーザ２３１によって露光され、イエロ
の現像器１２２１により現像される。次に、このイエロ
のイメージは転写ドラム１２１０上に巻き付いた紙葉体
２３２に感光ドラム１２５と転写ドラム１２１０との接
点に設けられた転写帯電器１２２１により転写形成され
る。これと同一過程をＭ（マゼンタ）。

Ｃｙ　（シアン）、ＢＫ（ブラック）についてくり返し
、紙葉体２３２に重ね合わせることにより、４色トナー
によるカラー画像が形成される。

この様に、４色画像の転写の終了した紙葉体２３２は第
１２図、はく離爪１２２２にて転写ドラム１２１０より
はく離され、搬送ベルト１２２３により、画像定着部１
２２４に導、ひかれ、熱圧力ローラ１２２５．１２２６
にてカラートナー画像が紙葉体に溶融定着されプリント
画像が得られる。

第１２図１２２９．１２３０は紙葉体を収納するカセッ
ト、１２３１．１２３２は給紙ローラ、１２３３〜１２
３５は給紙、搬送のタイミングをとるタイミングローラ
であり、これらを経由して給紙・搬送された紙葉体は紙
ガイ　ド１２３６に導びかれて、第２３図に示されるご
トく、先端をグリッパ２３３に担持され転写ドラム１２
１０に巻き付き、像形成過程に移行する。一方、第１２
図１２４０は前述のレーザ露光によって感光ドラム１２
５の表面に形成された静電潜像を現像するための各色毎
の現像器ユニットであり、Ｐを中心に９０度ずつ回転す
る。

１２１８Ｙ、１２１８Ｍ、１２１８Ｃ，１２１８８には
感光ドラム１２５と接して各色の直接現像を行なう現像
スリーブ、１２２０Ｙ、１２２０Ｍ。

１２２０Ｃ，１２２０ＢＫは予備トナーを保持しておく
トナーホッパ、１２１９は現像剤移送のためのスキリュ
ーである。

この様な構成において、例えば、Ｍ（マゼンタ）のトナ
ー画像を形成する時は現像器ユニットが第１２図のＰを
中心に回転し、感光体１２５に接する位置にマゼンタ現
像器内の現像スリーブ１２２０Ｍが配置される。これに
より、感光ドラム１２５上に形成された静電潜像がマゼ
ンタトナーにより現像される。

尚、Ｃｙ（シアン）、ＢＫ（ブラック）の現像も゛同様
に動作される。

以上の様に、原稿画像を忠実に読取り、画像再現のため
の良好な画像データを形成することが可能となる。また
、原稿画像の変倍読取りやカラー原稿画像の読取りをも
実行可能な画像読取装置を提供できる。

【図面の簡単な説明】

第１図（ａｌ　、（ｂｌは読取り部の構成例を示す図、
第２図はカラーＣＣＤセンサユニットの構成例を示す図
、第３図は隣り合ったＣＣＤチップの配置の説明図、第
４図はＣＣＤチップの各領域を示す図、第５図はＣＣＤ
チップに設けられる色フィルタを示す図、第６図は各色
フィルタの分光特性を示す図、第７図は受光部の分光特
性を示す図、第８図は読取り部の一部分の構成を示す図
、第９図はＴｈｏｍｓｏｎ　−Ｗｒ　ｉｇｈｔの基本曲
線を示す図、第１０図は螢光灯の分光特性を示す図、第
１１図は螢光灯の相対輝度を示す図、第１２図はカラー
デジタル複写機の構成例を示す図、第１３図はセンサ信
号処理部のブロック図、第１４図はイメージセンサドラ
イブ回路の構成図、第１５図（ａｌは信号処理基板の回
路構成を示す図、第１５図（ｂｌは第１５図（ａ）の信
号処理回路の各部動作を示すタイミングチャート図、第
１６図はメモリ部とメモリ制御部の構成を示すブロック
図、第１７図は信号処癩部の各部動作を示すタイミング
チャート図、第１８図は小メモリブロックの構成図、第
１９図、第２０図及び第２１、図はメモリのリード、ラ
イト動作を示すタイミングチャート図、第２２図はデジ
タル色信号の処理回路の構成を示すブロック図、ニット
、１２は集束性ロッドレンズアレイ、１３は光源、１６
は信号処理基板、１７はフレキシブル電線、２１〜２５
はＣＣＤチップ、１３２）はマルチプレクサ、１３３は
ダークレベル除去部、１３４は色変換部、１３５はＡ／
Ｄ変換部、１３９はメモリ部である。 ＯＯ［相］　ＯＯＯＯ ■　■Ｏ■Ｏ■　■■　■　■ 第２４図 ４ら＊キ紛茗シ出力データ　−

Claims (2)

【特許請求の範囲】
1. （１）画像を色分解して読取る読取手段と、上記読取手
   段からの各色アナログ信号により色変換処理を行なう処
   理手段と、上記変換手段の出力信号をデジタル値に変換
   する変換手段とを有することを特徴とするカラー画像読
   取装置。
2. （２）特許請求の範囲第（１）項において、上記処理手
   段は上記各色アナログ信号を色別に位相差をもってサン
   プルホールドする手段を有し、位相差を有した各色アナ
   ログ信号により色変換処理することを特徴とするカラー
   画像読取装置。